This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



国際事務局



特許協力条約に基づいて公開された国際出願

(51) 国際特許分類6

G02F 1/133

(11) 国際公開番号

WO96/21880

A1

(43) 国際公開日

1996年7月18日(18.07.96)

(21) 国際出願番号

PCT/JP96/00025

(22) 国際出願日

1996年1月11日(11.01.96)

(30) 優先権データ

特願平7/2949

1995年1月11日(11.01.95)

JP

特願平7/172620

1995年7月7日(07.07.95)

JР

特顧平7/181976

1995年7月18日(18.07.95)

JP

(71) 出願人(米国を除くすべての指定国について)

セイコーエプソン株式会社

(SEIKO EPSON CORPORATION)[JP/JP]

〒163-08 東京都新宿区西新宿2丁目4番1号 Tokyo, (JP)

(72) 発明者;および

(75) 発明者/出顧人(米国についてのみ)

山崎 卓(YAMAZAKI, Sugura)[JP/JP]

〒392 長野県諏訪市大和3丁目3番5号

セイコーエプソン株式会社内 Nagano, (JP)

(74) 代理人

弁理士 井上 一,外(INOUE, Hajime et al.)

〒167 東京都杉並区获窪五丁目26番13号

荻窪TMビル2階 Tokyo, (JP)

(81) 指定国

CN, JP, US, 欧州特許(AT, BE, CH, DE, DK, ES, FR, GB, GR,

IE, IT, LU, MC, NL, PT, SE).

添付公開書類


国際調査報告書

(54) Tide: POWER SOURCE CIRCUIT, LIQUID CRYSTAL DISPLAY, AND ELECTRONIC DEVICE

(54) 発明の名称 電源回路、液晶表示装置及び電子機器

(57) Abstract

A power source circuit which supplies liquid driving potentials VH, V3, V2, VC, -V2, -V3, VL, etc., to a liquid display and can reduce the power consumption of the display. The potentials VCC and GND of the input power source are used, as they are, as the potentials V3 and VC, and the high potentials VH and VL are supplied from a charge pump circuit. The charge pump composed of a negative-direction voltage-sextupler (2), etc., performs charge-pumping by utilizing a pulse-like clock LP. The power source circuit is also provided with a boosting/dropping magnification changing means. Two pumping capacitors are prepared so as to eliminate uneven display by performing the charge-pumping ai every horizontal interval. When the supply of the potential VCC, etc., is discontinued, the residual charge of the potentials VH and VL are released. The potentials VCC and GND are used not only as the driving voltage of liquid crystals, but also as the power supply voltage to the logic section of a driver.



a ... first input potential

d ... G-th potential

... second input potential

e ... J-th potential

c ... first potential

f ... N-th potential
1 ... clock generation

2 ... negative-direction voltage-sextupling

3 ... contrast adjustment

4 ... voltage doubling

5 ... negative-direction voltage-doubling

6, 7 ... 1/2-dropping

(57) 要約

液晶の駆動電位であるVH、V3、V2、VC、-V2、-V3、VL等を供給する電源回路であり、液晶表示装置の低消費電力化が目的である。入力電源電位VCC、GNDを、V3、VCとしてそのまま用い、高電位VH、VLはチャージ・ポンプ回路により供給する。負方向6倍昇圧回路2等のチャージ・ポンプ回路は、パルス状クロックLPを利用してチャージ・ポンプ動作を行う。昇圧・降圧倍率の変更手段も有する。2つのポンピング・コンデンサを用意しチャージ・ポンプ動作を1水平期間毎に行い表示ムラをなくす。VCC等の供給が停止した場合、VH、VLの残留電荷を放電する。VCC、GNDを液晶の駆動電圧に用いると共にドライバのロジック部の電源電圧としても用いる。

情報としての用途のみ

PCTに基づいて公開される国際出願をパンフレット第一頁にPCT加盟国を同定するために使用されるコード

OUDEGIKNZDGJMRTAGSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSSS	ゴ キスタン ·クメニスタン
---	----------------------

明細書

電源回路、液晶表示装置及び電子機器

[技術分野]

本発明は電源回路、該電源回路を含む液晶表示装置、該液晶表示装置を含む電子機器に関する。

[背景技術]

第1の背景技術として、1ライン線順次駆動の液晶表示装置に用いられる電源 回路について図48を用いて説明する。この図は、特開平2-150819号公 報の図3と基本的に同じである。ここに $V0\sim V5$ は、VD=V0-V1=V1-V2=V3-V4=V4-V5なる関係を持ち、例えば1/240デューティ の場合にVDは1.6 V程度である。

液晶表示装置に外部から入力される電圧は、GNDを基準電位としてドライバICのロジック部のためのVCCと、液晶パネル駆動電圧を作るためのVEEである。VEEはVCCに比べてかなり高く、例えば1/240デューティの場合、20V~25V程度である。V0~V5の内、V0にはVEEを、V5にはGNDをそのまま用いる。残りのV1~V4は、VEE-GND間を抵抗R1~R5で分割した電圧をオペアンプOP1~OP4で低インピーダンス変換したものを用いる。OP1~OP4はVEE系の電圧で動作し、VCCはパネル駆動電圧自体の形成には直接関与していない。

以下、走査線側をY、データ線側をXで表し、消費電力について述べる。例えばパネルの走査線電極をY電極、Y電極を駆動するドライバICをYドライバ、パネルのデータ線電極をX電極、X電極を駆動するドライバICをXドライバと表す。非選択のY電極に加えられる電圧はV1かV4である。そして非選択のY電極がV1の場合にX電極に加えられる電圧はV0かV2であり、非選択のY電極がV4の場合にX電極に加えられる電圧はV3かV5である。

1/240デューティの場合、選択状態のY電極が1ラインのみであるのに対して残りの239ラインは全て非選択状態である。従って、X電極と選択状態の

Y電極との間で流れる充放電電流は、X電極と非選択状態のY電極との間で流れる充放電電流よりもかなり小さい。即ち、液晶パネル自体の消費電流は、X電極と非選択状態のY電極との間で流れる充放電電流が大部分である。よって、ここではX電極と非選択状態のY電極との間で流れる充放電電流についてのみ注目する。

例えば非選択のY電極の電圧がV1である時に、X電極の電圧がV0からV2 に変化した場合を考える。この時、X-Y電極間の液晶層の容量をCpnとする と、X電極の電圧がV0からV1になる際に、Cpn×(V0-V1)の電荷が V0から流出してV1に流入する(図48のD参照)。次にX電極の電圧がV1 からV2になる際に、Cpn× (V1-V2) の電荷がV1から流出してV2に 流入する (E参照)。ここでV0-V1=V1-V2であるため、V1に流入す る電荷とV1から流出する電荷とは等しくなる。従って、V1への電荷の流出入 は差し引き零となり、結果的にはCpn×(V0-V2)の電荷がV0から流出 してV2に流入することになる(F参照)。この電荷はオペアンプOP2を通っ て最終的にGNDへ流れ込む(G参照)。しかしながら、この電荷は、OP2の 中を移動してGNDへ至る経路では有効な働きをせず、単に熱損失を発生させ〇 P2を発熱させるだけとなる。この場合のパネルの充放電電流をIpn、GND = 0 Vとすると、この I p n による消費電力は I p n × V E E となる。そして図 48のGから明らかなように、このIpnの有効利用率は(V0-V2)/VE Eである。1/240デューティの場合、V0-V2が2×1.6V程度である のに対してVEEは20V~25Vであるため、有効利用率は16%以下という ことになる。

第2の背景技術として、4ライン同時選択駆動の液晶表示装置に用いられる電源回路について説明する。複数のY電極(行電極)を同時に選択する駆動方法 (MLS駆動)の基本概念は、文献1 (A GENERALIZED ADDR ESSING TECHNIQUE FOR RMS RESPONDING MATRIX LCDS. 1988 INTERNATINAL DISP LAY RESEARCH CONF.の講演集80~85頁)や、USP5, 262, 881に記載されている。単純な1ライン線順次駆動にて液晶の応答を

速くした場合にはコントラストの低下が問題になるが、MLS駆動によればこの 問題を解決できる。

MLS駆動でLライン(Lは2以上の正整数)を同時選択する場合、Y電極には、VM及びこのVMを中点電位とするVHとVLの合計 3 レベルの電位が必要となる。ここでVMは非選択電位、VH、VLは選択電位に使用する。またX電極には、VMを中心として(L+1)レベルの電位が必要となる。Lが大きくなるにしたがい、Y電極を駆動する電圧幅VH-HLは小さくなり、逆に、X電極の駆動には大きな電圧幅が必要となる。

図49に4ライン同時選択法を使用した場合に考えられる電源回路の一例を示す。パネルの駆動に必要な電圧は、Y電極の選択電圧となるVH及びVL、Y電極の非選択電圧となるVM、X電極の駆動電圧となるVx0~Vx4である。VMは、パネルに加える電圧の中央電位となるものであり、VH-VM=VM-VL、Vx0-Vx1=Vx1-Vx2=Vx2-Vx3=Vx3-Vx4の関係が成り立つ。またX電極側の中央電位Vx2はVMと同電位である。例えば1/240デューティ相当のパネルではVH-VLは25V程度、Vx0-Vx1は1.6V程度となる。

液晶表示装置に外部から入力される電圧は、GNDを基準電位(0V)として、ドライバICのロジック部のためのVCCと、液晶パネル駆動電圧を作るためのVEE(=VH-VL)であり、前述したようにVEEはVCCに比べてかなり高電圧である。なお図49においてVDDyとVSSyはYドライバのロジック部の電圧であり、VCCとGNDがそのまま結線される。またVDDxとVSSxはXドライバのロジック部の電圧であり、GND=0VとしてVDDx-VSSxはXドライバのロジック部の電圧であり、GND=0VとしてVDDx-VSSx=VCCである。Xドライバに必要な耐圧はVx0-Vx4であり、例えば1/240デューティ相当のパネルでは7V程度で済む。VHとVLには各々VEEとGNDをそのまま用いる。Vx0~Vx4とVSSXは、VEE-GND間を抵抗R1~R6で分割した電圧をオペアンプOP1~OP6で低インピーダンス変換したものを用いる。またVDDx-VSSx=VCCの関係を成り立たせるために、R7=R8かつR9=R10となるようにR7~R10の抵抗値を設定している。OP1~OP6はVEE系の電圧で動作し、VCCはパネル駆動

電圧自体の形成には直接関与していない。

以下、図49に示す電源回路を用いた場合の消費電力について述べる。Y電極に非選択時に加えられる電圧はVMであり、X電極に加えられる電圧はVx0~Vx4である。前述した1ライン線順次駆動の場合と同様に、液晶パネル自体の消費電流の大部分は、X電極と非選択状態のY電極との間で流れる充放電電流である。パネルの充放電電流Ipnによる消費電力は、GND=0VとしてIpn×VEEとなる。しかしながら、前述したように、Vx0~Vx4とVMとの電圧差はVEE-GND間の電圧差に比べてかなり小さい。従って、Ipnの有効利用率は極めて低く、大部分がオペアンプの中を移動してGNDへ至る経路で単に熱損失となってオペアンプを発熱させるだけとなる。

更に、Xドライバのロジック部等での消費電流をIXDとすると、これによる消費電力がIXD×VCCではなくIXD×VEEとなる。IXD×(VEE-VCC)の部分はやはりオペアンプの中を移動してGNDへ至る経路で単に熱損失となってオペアンプを発熱させるだけとなっている。複数ライン同時選択法によればXドライバの動作電圧幅を小さくできるが、この背景技術ではこの利点を消費電力低減に全く活用できていない。

第3の背景技術として、2端子型非線形スイッチング素子を用いた液晶表示装置の電源回路について説明する。このような液晶表示装置の駆動方法は、特公平5-34655に記載されており、また、この場合に用いられる電源回路としては、特公平5-46954やUSP5,101,116に記載されたものがある。以下、図50(USP5,101,116のFig.1Aに記載される駆動電圧波形を転記)及び図51(同Fig.2Bに記載される回路を転記)を用いて、この電源回路の動作と構成を説明する。図50においてTPy(y=1,2,…,n)はY電極を駆動する電圧波形であり、VD2は正側の選択電圧、VS2は負側の選択電圧、VM⁺はVD2を選択した後の非選択電圧、VM⁻はVS2を選択した後の非選択電圧である。VD2-VS2は約40V程度であり、ほぼ、VD2-VM⁺=VM⁻-VS2の関係が成り立つ。すなわち、VD2とVS2の中央電圧をVCとすれば、VD2とVS2はVCに対して互いにほぼ対称である。VM⁺とVM⁻もVCに対して互いにほぼ対称である。

 VM^+-VM^- はVD2-VS2に比べてかなり小さい。また、前述したMLS駆動では正側と負側の選択電圧の両方が常時必要である。これに対して、2端子 型非線形スイッチング素子を用いた液晶表示装置においては、ある時点で必要な 選択電圧はVD2かVS2の一方のみであり、同一タイミングにおいて両方の選 択電圧が必要となることは無い。図51は、この点に着目し、Yドライバの耐圧 がVD2-VS2の約半分で済むように工夫した回路の例である。VD2が必要 なタイミングではトランジスタ250をオン、トランジスタ252をオフさせる。 これにより、VD(t)はVM⁺より高い電圧であるVD2となり、VS(t)は 容量結合によりVS2より高い電圧であるVS1となる。VS2が必要なタイミ ングではトランジスタ252をオン、トランジスタ250をオフさせる。これに より、VS(t)は VM^- より低い電圧であるVS2となり、VD(t)は容量結 合によりVD2より低い電圧であるVD1となる。同一タイミングにおいて選択 電圧が正側か負側のどちらか一方だけを与えればよい場合には、このようにYド ライバに加える電源電圧を揺さぶることにより、Yドライバの耐圧をVD2-V S2の約半分で済ませることが可能である。以下、電源電圧をこのように揺さぶ る駆動方式を揺さぶり電源方式と表す。現在はこの揺さぶり電源方式が、2端子 型非線形スイッチング素子を用いた液晶パネルでは主流となっている。

揺さぶり電源方式は上述のようにYドライバの耐圧がVD2-VS2の約半分で済むという長所はあるが、それにもかかわらず、液晶表示装置の消費電力を極端に増加させるという欠点がある。消費電力が増加する原因の一つは、Yドライバに寄生する全ての容量が揺さぶられる電圧幅で充放電するためと、揺さぶられるタイミングにおいてYドライバ内でショート的に電流が流れるためである。もう一つの原因は、電源回路自体の消費電力が大きいためであり、電源回路自体の消費電力を減らす良い方法が無いためである。

以上をまとめれば、図48、図49のような構成の電源回路には次のような問題点があった。

- (1) パネルの充放電電流を供給する際の無効消費電力が大きい。
- (2) Xドライバのロジック部での消費電流も高電圧のVEEから供給されるため、更に消費電力が増大する。

(3) オペアンプの電源として高電圧のVEEを用いるため、VEEからGND に定常的に流れるオペアンプのアイドリング電流による消費電力が大きい。

(4)電源回路に用いるオペアンプとして、高価格の低電力高耐圧オペアンプを 用いなければならない。

また図51の構成の電源回路・駆動方式においても消費電力を低減できない。 本発明は以上のような課題を解決するもので、その目的とするところは、低消 費電力で安価な電源回路、液晶表示装置、電子機器を提供することにある。

[発明の開示] 上記課題を解決するために本発明は、入力電源電圧が与えられ、表示素子を駆動するための第1~第N(N≥4)電位を供給する電源回路であって、前記入力電源電圧に含まれる高電位側の第1入力電位を、前記第1~第N電位の中の第G

電源電圧に含まれる高電位側の第1入力電位を、前記第1~第N電位の中の第G (1 < G < N)電位として供給する手段と、前記入力電源電圧に含まれる低電位側の第2入力電位を、前記第1~第N電位の中の第J (1 < J < N)電位として供給する手段と、所与のクロックに基づきチャージ・ポンプ動作を行い、高電位側の前記第1電位を直接に又は調整手段を介して供給するチャージ・ポンプ回路と、所与のクロックに基づきチャージ・ポンプ動作を行い、低電位側の前記第N を 前を直接に又は調整手段を介して供給するチャージ・ポンプ回路とを含むことを特徴とする。

液晶等の表示素子を駆動する場合、一般的に、高電位側の第1電位、低電位側の第N電位により供給しなければならない消費電流は少く、中間電位である第G電位、第J電位により供給しなければならない消費電流は多い。そして本発明によれば、第1、第N電位は、出力能力は低いが高効率のチャージ・ポンプ回路により供給され、第G、第J電位は、出力能力の高い入力電源電圧により供給される。この結果、本発明によれば、表示品質の維持と低消費電力化とを両立することが可能となり、低消費電力化を目指す液晶表示装置に最適の電源回路を提供できる。

また本発明は、前記第1~第N電位の中の前記第1、第G、第J、第N電位以外の電位を、所与のクロックに基づきチャージ・ポンプ動作するチャージ・ポンプ回路あるいは所与のオペアンプにより供給することを特徴とする。

第1、第G、第J、第N電位以外の電位を、全てチャージ・ポンプ回路により 供給すれば、更なる低消費電力化を図れる。一方、これらの電位の供給に、出力 能力の高いオペアンプを用いたとしても、本発明では、オペアンプの動作電圧を 低くできるため、消費電力はそれほど悪化しないという利点がある。

また本発明は、前記第1~第N電位を、前記第1入力電位、前記第2入力電位、該第1、第2入力電位の中点電位、並びに該第1、第2入力電位と異なる電位を発生した場合の該発生電位と該第1又は第2入力電位との中点電位のいずれかに対して対称に形成することを特徴とする。

即ち本発明によれば、第1~第N電位を、第1入力電位に対して対称に、あるいは第2入力電位に対して対称に、あるいは第1、第2入力電位の中点電位に対して対称に、あるいは発生電位と第1又は第2入力電位との中点電位に対して対称に形成することができる。

また本発明は、前記第1、第2入力電位のいずれかに基づき該第1、第2入力電位と異なる電位を発生し、該発生電位を前記第G、第J電位のいずれかとすることを特徴とする。

例えば第1、第2入力電位の電位差に比べて、必要とされる第G、第J電位の電位差が大きい場合を考える。この場合に、本発明によれば、例えば第1入力電位から、より高い電位を発生することで、所望の電位差を持つ第G、第J電位を得ることができる。これによりロジック電圧の低電圧化等が可能となる。

また本発明は、入力電源電圧が与えられ、表示素子を駆動するための第 $1\sim$ 第 $N(N\geq 4)$ 電位を供給する電源回路であって、所与のクロックに基づき K 倍 $(K\geq 2)$ 昇圧のチャージ・ポンプ動作を行い、前記第 $1\sim$ 第N電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路と、所与のクロックに基づき L/M 倍 (但しL/M は整数でない)降圧又はM/L 倍昇圧のチャージ・ポンプ動作を行い、前記第 $1\sim$ 第N電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路とを含むことを特徴とする。

本発明によれば、例えば6倍昇圧回路と1/3倍降圧回路とが混在するような電源回路を実現できる。これにより、表示素子の駆動に必要とされる種々の電圧群を、低消費電力で供給することが可能となる。

また本発明は、入力電源電圧が与えられ、表示素子を駆動するための第 $1 \sim \Re$ N (N \geq 4) 電位を供給する電源回路であって、周期的に発生するパルスを含むパルス状クロックにより生成されたクロックに基づきチャージ・ポンプ動作を行い、前記第 $1 \sim \Re$ N電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路と、前記チャージ・ポンプ回路が含むポンピング・コンデンサの充電及びポンピングコンデンサによるバックアップ・コンデンサの充電を、前記パルス状クロックの前記パルスの発生期間において停止させる手段とを含むことを特徴とする。

本発明によれば、パルス状クロックのパルス発生期間では、ポンピング・コンデンサ、バックアップ・コンデンサの充電が停止され、これにより遷移タイミングでの電荷の逃げが防止される。なおパルス状のクロックとしては、ドライバI Cに用いられるラッチパルス等が最適である。

また本発明は、入力電源電圧が与えられ、表示素子を駆動するための第 $1 \sim \Re$ N (N ≥ 4) 電位を供給する電源回路であって、所与のクロックに基づきチャージ・ポンプ動作を行い、高電位側の前記第 1 電位と低電位側の前記第 N 電位のいずれかを、直接に又は調整手段を介して供給するチャージ・ポンプ回路と、複数のポンピング・コンデンサによりバックアップ・コンデンサを交互に充電するチャージ・ポンプ動作を所与のクロックに基づき行い、前記第 $1 \sim \Re$ N 電位の中の第 1 電位(1 < I < N)を直接に又は調整手段を介して供給するチャージ・ポンプ回路とを含むことを特徴とする。

本発明によれば、複数のポンピング・コンデンサによりバックアップコンデンサが交互に充電されるため、チャージ・ポンプ回路の出力能力を高めることができる。特に、供給しなければならない消費電流が一般的に多い中間電位の第 I 電位を、この出力能力の高いチャージ・ポンプ回路で発生することで、表示特性等を効果的に向上できる。

また本発明は、入力電源電圧が与えられ、表示素子を駆動するための第 $1\sim$ 第 $N(N\geq 4)$ 電位を供給する電源回路であって、所与のクロックに基づきチャージ・ポンプ動作を行い、前記第 $1\sim$ 第N電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路と、前記チャージ・ポンプ回路が含むポン

ピング・コンデンサの充電及びポンピングコンデンサによるバックアップ・コン デンサの充電を、前記表示素子の駆動における1水平走査期間毎に行わせる手段 とを含むことを特徴とする。

本発明よれば、1水平期間毎にチャージ・ポンプ動作を完了させることができ、 これにより表示ムラの発生等を効果的に防止できる。

また本発明は、前記チャージ・ポンプ回路が、複数のポンピング・コンデンサ によりバックアップ・コンデンサを1水平期間毎に交互に充電するチャージ・ポンプ動作を行うことを特徴とする。

このように複数のポンピング・コンデンサで1水平期間毎に交互にバックアップ・コンデンサを充電することで、1水平期間毎にチャージ・ポンプ動作を完了させることが可能となる。

また本発明は、入力電源電圧が与えられ、表示素子を駆動するための第 $1\sim$ 第 $N(N\geq 4)$ 電位を供給する電源回路であって、所与のクロックに基づきK倍 $(K\geq 2)$ 昇圧又はL/M倍 (但しL/Mは整数でない)降圧又はM/L倍昇圧のチャージ・ポンプ動作を行い、前記第 $1\sim$ 第N電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路と、前記チャージ・ポンプ回路の昇圧倍率又は降圧倍率を変更する手段とを含むことを特徴とする。

本発明によれば、チャージ・ポンプ回路が行う昇圧又は降圧の倍率を変更でき、例えば6倍昇圧回路を5倍昇圧回路に変更すること等が可能となる。例えば表示素子の特性、入力電源電圧の値に応じて昇圧倍率等を変更することで、必要となる種々の駆動電圧群を形成することが可能となる。なお、昇圧、降圧倍率の変更は、外部端子等を用いても行えるようにしておくことが望ましい。

また本発明は、入力電源電圧が与えられ、表示素子を駆動するための第 $1\sim$ 第 $N(N \ge 4)$ 電位を供給する電源回路であって、所与のクロックに基づきチャージ・ポンプ動作を行い、高電位側の前記第1電位又は低電位側の前記第N電位を直接に又は調整手段を介して供給するチャージ・ポンプ回路と、前記入力電源電圧の投入後の所与の期間、前記チャージ・ポンプ回路による前記第1電位又は前記第N電位の供給を停止する手段とを含むことを特徴とする。

本発明によれば、入力電源電圧の投入後、所与の期間が経過し、制御回路等が

正常に動作した後に、第1又は第N電位の供給を開始させることが可能となる。 これによりシステムの正常な立ち上げが可能となる。

また本発明は、入力電源電圧が与えられ、表示素子を駆動するための第 $1 \sim \Re$ N(N ≥ 4)電位を供給する電源回路であって、前記入力電源電圧に含まれる高電位側の第 1 入力電位を、前記第 1 ~第 N電位の中の第 G(1 < G < N)電位として供給する手段と、前記入力電源電圧に含まれる低電位側の第 2 入力電位を、前記第 1 ~第 N電位の中の第 J(1 < J < N)電位として供給する手段と、前記入力電源電圧に含まれる低電位側の第 2 入力電源電圧に含まれ前記第 1 、第 2 入力電位よりも高電位側又は低電位側の第 3 入力電位を、高電位側の前記第 1 電位と低電位側の前記第 N電位のいずれかとして供給する手段と、所与のクロックに基づきチャージ・ポンプ動作を行い、前記第 1 、第 N電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路と、所与のクロックに基づきチャージ・ポンプ動作を行い、前記第 1 、電位よりも高電位側又は低電位側の第 F電位(1 < F < N)を、直接に又は調整手段を介して供給するチャージ・ポンプ回路とを含み、前記第 1 ~第 N電位の中の前記第 1 、第 F、第 G、第 J、第 N電位以外の電位を、所与のクロックに基づきチャージ・ポンプ動作するチャージ・ポンプ回路により供給することを特徴とする。

本発明によれば、必要とされる消費電流に見合った出力能力を有する回路及び手段により第1~第N電位の供給が可能となり、表示品質の維持と低消費電力化とを両立できる。

また本発明は、入力電源電圧が与えられ、表示素子を駆動するための第 $1 \sim \Re$ N (N \geq 4) 電位を供給する電源回路であって、所与のクロックに基づきチャージ・ポンプ動作を行い、前記第 $1 \sim \Re$ N電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路と、前記入力電源電圧の供給停止、前記所与のクロックの供給停止あるいは表示オフ制御信号の入力の少なくとも 1 つがなされた場合に、前記第 1、第 N電位の少なくとも一方により電圧が供給される回路部分の残留電荷を放電させる手段とを含むことを特徴とする。

本発明によれば、表示素子に高電圧が印加され続ける等の事態が防止され、信頼性の向上等を図ることができる。

また本発明は、前記チャージ・ポンプ回路の所与のクロックを停止する手段を 含むことを特徴とする。

本発明によれば、ごくわずかな素子数の増加だけで表示オフ制御が可能となり、表示オフ時の消費電流をほぼ零まで低減できる。

また本発明に係る液晶表示装置は、上記のいずれかの電源回路と、複数のデータ線電極と複数の走査線電極により駆動される液晶層を含む液晶パネルと、前記電源回路により供給される電位に基づいて前記データ線電極を駆動するデータ線ドライバと、前記電源回路により供給される電位に基づいて前記走査線電極を駆動する走査線ドライバとを含むことを特徴とする。

本発明によれば、電源回路自体の消費電力のみならず、液晶表示装置の消費電力も低減でき、携帯用電子機器等に最適な液晶表示装置を提供できる。

また本発明に係る液晶表示装置は、前記電源回路が、前記入力電源電圧に含まれる高電位側の第1入力電位、低電位側の第2入力電位を、前記第1~第N電位のいずれかとして供給する手段と、所与のクロックに基づきチャージ・ポンプ動作を行い、前記第1~第N電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路とを含み、前記第1、第2入力電位を、前記データ線ドライバ及び走査線ドライバの少なくとも一方のロジック部の電源電圧として使用することを特徴とする。

本発明によれば、第1、第2入力電位が、第1~第N電位のいずれかとして使用されると共に、データ線ドライバ又は走査線ドライバのロジック部の電源電圧としても使用される。これにより、データ線ドライバ等のロジック部のために電源電圧を別に与える必要がなくなり、装置の使用者の利便性を図ることができる。また装置の更なる低消費電力化も図れる。

また本発明は、前記電源回路が、所与のクロックに基づきチャージ・ポンプ動作により前記第1、第2入力電位と異なる電位を発生し、該発生電位を前記第1~第N電位のいずれかとして供給するチャージ・ポンプ回路を含むことを特徴とする。

本発明によれば、例えばロジック部の電源電圧と、液晶駆動に使用する第G、第J電位(1 < G、J < N)の電位差が異なる場合に、チャージ・ポンプ回路に

よりこれらが同一となるように調整することが可能となる。これにより、第1、 第2入力電位をドライバのロジック部の電源電圧として使用することが、より容 易になる。

また本発明に係る液晶表示装置は、前記電源回路が、前記データ線ドライバ用のラッチバルス又は前記走査線ドライバ用のシフトクロックにより生成されたクロックに基づきチャージ・ポンプ動作を行い、前記第1~第N電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路を含むことを特徴とする。

ラッチパルス、シフトクロックは、周期的に発生するパルスを含むパルス状の クロックであり、チャージ・ポンプ回路のクロックを生成するものとして最適で ある。従ってこれらを使用することで、液晶表示装置の表示品質の維持と、低消 費電力とを両立できる。

また本発明に係る電子機器は、前記液晶表示装置を含むことを特徴とする。

本発明によれば、液晶表示装置のみならず、これを含む電子機器の低消費電力 化を図ることができる。これにより携帯用情報機器等の電子機器の電池寿命を延 ばすこと等が可能となる。

「図面の簡単な説明]

- 第1図は、実施例1に係る電源回路のブロック図である。
- 第2図は、V2、-V2の生成にオペアンプを用いた場合のブロック図である。
- 第3図は、コントラスト調整回路の一例を示す回路図である。
- 第4図は、クロック形成回路の一例を示す回路図である。
- 第5図は、クロック形成回路の動作を説明するためのタイミングチャートである。
 - 第6図は、チャージ・ポンプ回路の基本概念図である。
 - 第7図は、2倍昇圧用チャージ・ポンプ回路の概念図である。
 - 第8図は、負方向2倍昇圧用チャージ・ポンプ回路の概念図である。
 - 第9図は、1/2降圧用チャージ・ポンプ回路の概念図である。
 - 第10図は、負方向6倍昇圧用チャージ・ポンプ回路の概念図である。

- 第11図A、第11図Bは、第10図の回路の動作を説明するための図である。
- 第12図は、負方向6倍昇圧用チャージ・ポンプ回路の他の例の概念図である。
- 第13図A、第13図Bは、第12図の回路の動作を説明するための図である。
- 第14図A、第14図Bは、3/2倍昇圧用チャージ・ポンプ回路の概念図である。
- 第15図A、第15図Bは、負方向3/2倍昇圧用チャージ・ポンプ回路の概 念図である。
- 第16図A、第16図Bは、2/3倍降圧用チャージ・ポンプ回路の概念図である。
- 第17図A、第17図Bは、負方向2/3倍降圧用チャージ・ポンプ回路の概念図である。
 - 第18図は、負方向2倍昇圧回路の具体例を示す回路図である。
 - 第19図は、第18図の回路の動作を説明するための図である。
 - 第20図A、第20図Bは、レベルシフト手段の一例を示す回路図である。
- 第21図は、ダイオードを用いたチャージ・ポンプ回路の一例を示す回路図である。
 - 第22図は、第21図の回路の動作を説明するための図である。
 - 第23図は、第21図の回路の応用例を示す回路図である。
- 第24図は、ポンピング・コンデンサを2つ設けたチャージ・ポンプ回路の例 を示す回路図である。
- 第25図A、第25図B、第25図Cは、水平走査期間毎にチャージ・ポンプ 動作を行う手法について説明するための図である。
- 第26図は、昇圧、降圧の倍率変更部を設けたチャージ・ポンプ回路の例を示す回路図である。
- 第27図は、昇圧、降圧の倍率変更部を設けたチャージ・ポンプ回路の他の例 を示す回路図である。
- 第28図A、第28図Bは、電源投入後の所与の期間、高電圧の供給を停止させる例を示す回路図である。
 - 第29図は、実施例7に係る電源回路のブロック図である。

- 第30図は、実施例8に係る電源回路のブロック図である。
- 第31図は、実施例9に係る電源回路のブロック図である。
- 第32図は、パネル駆動波形の例を示す図である。
- 第33図は、実施例10に係る電源回路のブロック図である。
- 第34図は、実施例11に係る電源回路のブロック図である。
- 第35図は、実施例11に係る電源回路の他の例を示すブロック図である。
 - 第36図は、入力電源電圧の電位関係を説明するための図である。
- 第37図は、VH、VL系の残留電荷を放電させる例を示す回路図である。
- 第38図は、VH、VL系の残留電荷を放電させる他の例を示す回路図である。
- 第39図A、第39図Bは、VH、VL系の残留電荷を放電させる他の例を示す回路図である。
- 第40図A、第40図Bは、VH、VL系の残留電荷を放電させる他の例を示す回路図である。
 - 第41図は、実施例13に係る液晶表示装置の一例を示すブロック図である。
 - 第42図は、第41図の液晶表示装置の駆動波形を説明するための図である。
 - 第43図は、レベルシフト手段の一例を示す回路図である。
- 第44図Aは、実施例14に係る液晶表示装置の一例を示すプロック図であり、 第44図Bは、駆動電圧の電位関係を説明するための図である。
- 第45図Aは、実施例15に係る液晶表示装置の一例を示すブロック図であり、 第45図Bは、駆動電圧の電位関係を説明するための図である。
- 第46図Aは、実施例16に係る液晶表示装置の一例を示すブロック図であり、 第46図Bは、駆動電圧の電位関係を説明するための図である。
 - 第47図は、実施例17に係る電子機器の一例を示すブロック図である。
 - 第48図は、第1の背景例の電源回路の一例を示す回路図である。
 - 第49図は、第2の背景例の電源回路の一例を示す回路図である。
- 第50図は、第3の背景例の電源回路を説明するためのパネル駆動波形の一例 を示す図である。
 - 第51図は、第3の背景例の電源回路の一例を示す回路図である。

[発明を実施するための最良の形態]

以下、本発明の実施例を図面に基づいて説明する。なお、特に記さないかき り便宜上GNDの電位を0Vとして説明を進める。

[実施例1]

図1に実施例1の電源回路のブロック図を示す。この電源回路は図49の電源回路と同一の出力電圧を発生する機能を持つ。

この電源回路の入力電源電圧は、Vcc(第1入力電位)、GND(第2入力 電位)のみであり単一電源入力となっている。また水平走査期間毎に発生するパ ルスから成るラッチパルスLPが入力される。クロック形成回路1は、LPに基 づき、チャージ・ポンプ回路に必要な、タイミングの異なるいくつかのクロック 信号を形成するものであり、Vcc及びGNDを電源としている。負方向6倍昇 圧回路2は、Vccを基準にGNDを負方向へ6倍昇圧した電圧VEEをチャー ジ・ポンプ動作により発生する。Vccが3.3 Vの時、VEEは-16.5 V になる。コントラスト調整回路3は、最適コントラストとなる選択電圧VLをV **EEに基づき発生する。このVLはY電極の負側選択電圧となる。2倍昇圧回路** 4は、VLを基準にGNDを2倍昇圧した正側の選択電圧VHをチャージ・ポン プ動作により発生する。負方向2倍昇圧回路5は、Vccを基準にGNDを負方 向へ2倍昇圧した電圧である-V3をチャージ・ポンプ動作により発生する。1 / 2 降圧回路 6 、 7 は、 V c c - G N D 間を 2 等分した電圧である V 2 、 G N D - (-V3) 間を2等分した電圧である-V2をチャージ・ポンプ動作により発 生する。中央電位VCにはGNDをそのまま用いる。またGNDに対して-V3 と対称な電位であるV3には、Vccをそのまま用いる。以上で液晶パネルを駆 動する電圧は形成できた。この電源回路では、出力される電圧VH、V3、V2、 VC、-V2、-V3、VLは、GND(第2入力電位)に対して対称となる。 なお回路8は、VLよりVccだけ高い電圧を形成し、これをYドライバのロジ ック電圧VDDyとして供給するものである。VDDy自体はパネルには直接加 えられることがないため、電圧の対称性の対象外である。

以上説明した本実施例は、次のような構成上の特徴を有している。

(1) 本実施例では、入力電源電圧に含まれる高電位側の第1入力電位Vcc、

低電位側の第 2 入力電位 G N D を、第 1 ~第 N 電位($N \ge 4$)の中の第 G 電位 V 3、第 J 電位 V C としてそのまま用いている。また所与のクロックに基づきチャージ・ポンプ動作を行い、高電位側の第 1 電位 V H、低電位側の第 N 電位 V L を、直接に又は調整手段(コントラスト調整回路 3)を介して供給する 2 倍昇圧回路 4、負方向 6 倍昇圧回路 2 を含んでいる。

背景技術において説明したように、液晶パネル自体の消費電流は、Y電極の非選択電圧VCと、X電極の駆動電圧V3、V2、-V2、-V3との間で流れるものが大部分である。例えば1/240デューティの場合、選択状態のY電極は4ラインのみであるのに対して残りの236ラインは全て非選択状態だからである。本実施例はこの点に着目し、第1電位VH、第N電位VLを、出力能力(電流供給能力)は低いが高効率のチャージ・ポンプ回路で供給すると共に、中間電位である第G電位V3、第J電位VCには出力能力の高い入力電源電圧Vcc、GNDを接続している。このようにすることで、表示品質の維持と低消費電力化とを両立できる。一方、図49の電源回路は、全ての電流が第1電位VEE、第N電位GND間を流れる構成となっているため、VEEを形成する回路は出力能力の高いものでなければならない。従って、VEEをチャージ・ポンプ回路で供給することがほとんど不可能であり、表示品質の維持と低消費電力化とを両立できない。

(2) 本実施例では、第1~第N電位の中の前記第1、第G、第J、第N電位以外の電位V2、-V2、-V3を、所与のクロックに基づきチャージ・ポンプ動作する1/2降圧回路6、7、負方向2倍昇圧回路5により供給している。このようにV2、-V2、-V3もチャージ・ポンプ回路により供給することで、更なる低消費電力化を図れる。しかも本実施例によればチャージ・ポンプ動作に必要なクロックをチャージ・ポンプ回路間で共有できるため、制御が容易であり、回路規模の増大も最小限に抑えることができる。

なお図2に、V2、-V2をオペアンプOP1、OP2により供給する場合のプロック図を示す。R1、R3は、V3、VC (GND) 間を電圧分割するためのブリーダ抵抗、R2、R4は、VC、-V3間を電圧分割するためのブリーダ抵抗である。またOP1、OP2は、ブリーダ抵抗により分割された電圧を低イ

ンピーダンスで出力するためのオペアンプである。またR11、R12は、OP1、OP2の出力電流を制限して動作の安定化を図るともにその消費電力を減らすための抵抗であり、C1~C4はV2、-V2の変動を抑えるための平滑コンデンサである。OP1はV3、VCを電源として、OP2はVC、-V3を電源として動作する。C1はV3、VC間に、C4はVC、-V3間に配置してもよい。このようにV2、-V2をオペアンプOP1、OP2により供給しても、OP1、OP2は、図49の電源回路と異なり、小さい電源電圧で動作するため、この部分の消費電力を許容範囲内に抑えることができる。

(3) また本実施例は、所与のクロックに基づき K倍(K \geq 2) 昇圧のチャージ・ポンプ動作を行い、第 1 ~第 N電位のいずれかを直接に又は調整手段(コントラスト調整回路 3)を介して供給する負方向 6 倍昇圧回路 2 、 2 倍昇圧回路 4 、 負方向 2 倍昇圧回路 5 と、所与のクロックに基づき 1 人 M倍(但し 1 人 M は整数でない)降圧又は 1 人 L倍のチャージ・ポンプ動作を行い、第 1 ~第 N電位のいずれかを直接に又は調整手段を介して供給する 1 人 2 降圧回路 1 、 1 とを含む。このように本実施例では、 1 化 倍昇圧を行うチャージ・ポンプ回路と、 1 人 M 倍降圧等を行うチャージ・ポンプ回路とを混在させている。これにより、単一入力電源(1 の 1

次にコントラスト調整回路3について図3を用いて説明する。コントラスト調整回路3は、GND-VEE間に直列接続で挿入された固定抵抗Rfix及び可変抵抗Rvolと、パイポーラ・トランジスタTrと、コンデンサCVLとを含む。本実施例の電源回路で駆動する液晶表示装置においては、出力電圧VLを流れる電流が小さいため、Trのベース電流も小さくて済む。その結果、RfixやRvolは500K Ω ~1M Ω と高抵抗でよく、この抵抗による消費電力を0.2mW~0.4mW程度に抑えることができる。

なお図1ではコントラスト調整回路3をVL側にのみ設けたが、VH側のみに設けたり、VH側とVL側の両方に設けてもかまわない。図1では、一方側にのみコントラスト調整回路3を設け、コントラスト調整回路3で得た電圧VLに基づいて2倍昇圧回路4によりVHを生成している。この構成では、コントラスト調整回路3によりVLを調整することで、VHも自動的に調整できるという利点

がある。一方、VH、VLの両側にコントラスト調整回路3を設ける構成によると、VH、VLを独立に調整できるという利点がある。MIM等の非線形スイッチング素子は、電圧を印加する方向によって電流の流し易さが異なるというの特性を有している。従って、MIM等を用いた液晶表示装置では、 | VH | を | VL | に対して0.5 V程度低くすることが好ましい場合がある。従って、このような場合には、コントラスト調整回路をVH側と、VL側の両方に設けることが望ましい。具体的には、VH側のコントラスト調整回路にダイオード等を含ませ、このダイオードの順方向電圧を利用してVHを降圧すればよい。

また図1では、7レベルの電圧を得るために1/2降圧回路6、7を設けたが、 所望の電圧が5レベルの場合には、1/2降圧回路6、7を省略すればよい。

以上の構成の本実施例によれば、以下に述べる理由により、4ライン同時選択 法で駆動される液晶表示装置の低消費電力化が可能となる。

第一の理由は、パネルの充放電電流による消費電力が究極的にまで低減するからである。パネル電流の大部分を占める充放電電流、即ちX電極と非選択状態のY電極との間で流れる充放電電流について考える。X電極の電圧V3、一V3、V2、一V2と、Y電極の電圧VCとの間で流れる充放電電流を各々IP3、IM3、IP2、IM2とする。するとIP3による消費電力はVcc×IP3となる。またチャージ・ポンプ回路は極めて高効率であるから、IM3による消費電力もほぼVcc×IM3となり、IP2、IM2による消費電力も各々ほぼ(1/2)×Vcc×IM2となる。一方、図49の背景例では、高電圧をVEEとすると、これら各電流による消費電力はVEE×IP3、VEE×IM3、VEE×IP2、VEE×IM2となる。VEEは25V程度であり、Vccは3.3V程度であるから、IP3、IM3による消費電力は背景例の1/7以下となり、IP2、IM2による消費電力は1/14以下となる。

次に、X電極と選択状態のY電極との間で流れる充放電電流について考える。 Y電極の電圧VH、VLとX電極との間で流れる充放電電流を各々IVH、IV Lとする。すると、やはり、チャージ・ポンプ回路の高効率性から、IVH、I VLによる消費電力は各々ほぼ5×Vcc×IVH、5×Vcc×IVLとなり、 背景例の消費電力よりも小さくなる。

第二の理由は高速で動作し消費電流の大きいXドライバのロジック部での消費電力が低減するからである。前述したように、背景例の電源回路では、Xドライバのロジック部での消費電流が高電圧VEEから供給されているため、消費電力がVEE×消費電流となる。これに対して、本実施例では消費電力がVcc×消費電流となり、背景例の1/7以下となる。

第三の理由は高電圧VEEを形成する昇圧回路の消費電力が小さいからである。一般に、チャージ・ポンプ式の昇圧回路は昇圧能力が小さく、大きな電流を取り出すと出力電圧が低下してしまう。背景例の電源回路で駆動する液晶表示装置では、高電圧系の電流が大きいため、VEEを形成するのにチャージ・ポンプ式の昇圧回路では能力不足である。従って背景例では、コイルに流す電流を断続する時に発生する高電圧を整流して高電圧VEEを形成するスイッチング・レギュレータ方式のDC-DCコンパータが用いられる。スイッチング・レギュレータ方式のDC-DCコンパータが用いられる。スイッチング・レギュレータ方式のDC-DCコンパータの効率は5V入力のもので通常80%程度、3.3V入力のものでは60%程度と極めて低い。このため、VEEを形成する昇圧回路まで含めると、背景例の電源回路で駆動する液晶表示装置の消費電力は大変大きい。これに対し本実施例の電源回路で駆動する液晶表示装置は高電圧系の電流が小さい。従って、高電圧VEEは、出力能力は小さいが高効率のチャージ・ポンプ式昇圧回路で供給でき、VEEを形成する昇圧回路まで含めた消費電力を大きく低減できる。

以上が本実施例の電源回路により液晶表示装置の低消費電力化が可能となる理由である。実際に図1の方式の電源回路でドット数が640×480、ドットピッチが0.2mmの2画面駆動の液晶表示装置を駆動してみたところ、典型的な消費電力が12mW程度という期待通りの値であった。

なお本実施例の電源回路をIC化する場合、VLの形成は、前述したパイポーラ・トランジスタによる回路を外付けする方式ではなく、オペアンプ形式のレギュレータをICに内蔵させることでも可能である。また、ICの耐圧を下げるために、VH形成用の2倍昇圧回路4を構成する素子のうち、VH-GNDをスイッチングするトランジスタを外付けとし、それ以外を1チップにまとめることも

実用的な手段である。

本実施例の電源回路では、その構成のほとんどをチャージ・ポンプ回路で形成しているため、コンデンサを多く必要とする印象を与える。しかしながら実際には、チャージ・ポンプ回路に含まれるバックアップ・コンデンサの一部を省略したり、0.1 μ F 程度の小さな容量値のもので済ませることが可能である。これは、液晶パネル自体が持つ容量が、バックアップ・コンデンサとして働くためと考えられる。

〔実施例2〕

実施例2は、図1のクロック形成回路1に関する実施例であり、図4にその構成の一例を、図5にその動作を説明するためのタイミングチャートを示す。この回路全体はVcc-GND系で動作する。また基本クロック信号として、水平走査期間(1H)毎に発生するパルスを含むラッチパルスLPを使用する。Dタイプ・フリップフロップDFは、/Q出力が書き込みデータ入力Dに接続されており、これによりLPの立ち上がりエッジでトグル動作をする。ノア回路Nor1、Nor2は、2相のクロック信号A、Bを形成するためのものであり、インバータ回路Inv1、Inv2、Inv3は、各々、A、B、/Doffの逆相の信号/A、/B、Doffを形成するためのものである。

(1)パルス状クロック

本実施例では、周期的に発生するパルス(図5のP1、P2等)を含むパルス 状クロックLPにより生成されたクロックに基づき、チャージ・ポンプ回路(図 1の負方向6倍昇圧回路2等)にチャージ・ポンプ動作を行わせている。そして チャージ・ポンプ回路が含むポンピング・コンデンサの充電、及びポンピングコ ンデンサによるバックアップ・コンデンサの充電を、パルス状クロックLPのパルスの発生期間において停止させている。即ち、図5のTpに示すように、LP のパルスの発生期間(LPがハイレベルの期間)は、信号Aも信号Bもロウレベ ルになるようにしている。信号A、Bがロウレベルになると、チャージ・ポンプ 回路を形成するスイッチ群(トランジスタ群)は全てオフになり、これにより、 遷移タイミングでの電荷の逃げを防止できる。 但し、この遷移タイミングでのスイッチ群のオフ時間が長すぎると(TPの期間が長すぎると)、逆にポンピング・コンデンサ、バックアップ・コンデンサを充電する時間が短くなるため、必要な電圧が得られなくなる。LPは、パルス幅が通常100ms~300ms程度、周期が数十μs~100μs程度のパルス状クロックであるため、この回路の基本クロックとして好都合である。また、パネルの充放電は1水平走査(1H)周期で起こるため、LPを用いて1H周期でパネルの駆動電圧を充電することは理に合っている。LPを入力とせず、CR発振回路等で基本クロックを内部発生することも可能ではあるが、ドライバICに入力されるラッチパルスを、本電源回路の基本クロックにも転用する方が回路が簡単となり好ましい。

なお本実施例で使用するパルス状クロックは、Xドライバ用のラッチパルスであるLPに限らず、例えばYドライバ用のシフトクロックYSCL等を用いてもよい。またパルス状クロックを用いない場合には、スイッチ群をオフさせる期間 Tpを、ディレイ回路等を利用して作り出せばよい。

(2) クロックの停止機能

また本実施例では、表示オフ制御信号/Doffがロウレベルに間は、信号Aも信号Bもロウレベルにして、チャージ・ポンプ回路の動作が停止するようにしている。即ち電源回路に、チャージ・ポンプ回路に与えるクロックを停止する機能を持たせている。この機能を付加することで、表示オフ制御時の電源回路の消費電力をほぼ零にできる。また、選択電圧の出力が同時に停止するため、Yドライバに表示オフ制御機能が無いものを用いても、液晶表示装置全体として表示オフ制御機能を持たせることが可能となる。なお、図4の例では電源回路をIC化した時のテスト容易性を考慮し、DFにリセットをかけることによってクロックの発生を停止し、チャージ・ポンプ回路の動作を停止している。しかしながら、LPと/Doffを所与のAND回路に入力し、得られた信号を新たな基本クロックとするという方法を用いても、チャージ・ポンプ回路の動作を停止することは可能である。

〔実施例3〕

実施例3は、図1の負方向6倍昇圧回路2、2倍昇圧回路4等のチャージ・ポンプ回路に関する実施例である。

(1) 基本概念。

図6はチャージ・ポンプ回路の最も基本となる概念図である。図6においてSWaとSWbは連動スイッチであり、一方がA側に倒れている間は他方もA側に倒れている。また図6ではSWa、SWbを機械的なスイッチで表したが、実際にはスイッチSWa、SWbは、A側との導通・遮断を制御するMOSトランジスタと、B側との導通・遮断を制御するMOSトランジスタにより構成できる。

SWa、SWbがA側に切り替わっている間は、ポンピング・コンデンサCpはVb-Vaの電圧で充電される。次いでSWa、SWbがB側に切り替わると、Cpに充電された電荷がバックアップ・コンデンサCbに転送される。このスイッチング動作を繰り返すことにより、Cbに加わっている電圧、すなわち、Ve-Vd間の電圧はVb-Va間の電圧とほぼ等しい値に近づく。この時、Vdがある定まった電圧である場合には、VdよりVb-Vaだけ高い電圧がVeに発生する。逆に、Veがある定まった電圧である場合には、VeよりVb-Vaだけ低い電圧がVdに発生する。以上がチャージ・ポンプ回路の基本動作である。次に述べるように、Va、Vb、Vd、Veをどこに接続するかによって、この回路が昇圧回路として機能したり、降圧回路として機能したりする。

(2) 2倍昇圧

図7は、図6においてVdをVbに結線したもので、2倍昇圧用チャージ・ポンプ回路の概念図となる。つまり、上述した理由により、SWabcelles SWbが連動スイッチング動作を繰り返すことでVe-Vd=Ve-Vb=Vb-Vaとなるから、 $Ve-Va=(Ve-Vb)+(Vb-Va)=2\times(Vb-Va)$ が成立する。すなわち、Vaを電位の基準レベル (0V) とすると $Ve=2\times Vb$ となり、VetVbを2倍昇圧した電圧となる。

(3) 負方向 2 倍昇圧

図8は、図6においてVeをVaに結線したもので、負方向2倍昇圧用チャージ・ポンプ回路の概念図となる。SWaとSWbが連動スイッチング動作を繰り

返すことでVe-Vd=Va-Vd=Vb-Vaとなるから、 $Vb-Vd=(Vb-Va)+(Va-Vd)=2\times(Vb-Va)$ が成立する。すなわちVbを電位の基準レベル $(0\ V)$ とすると $Vd=2\times Va$ となり、VdはVaを負方向へ 2 倍昇圧した電圧となる。

(4) 1/2降圧

図9は、図8において入力電圧をVb-VaからVb-Vdに変更したものであり、1/2降圧用チャージ・ポンプ回路の概念図である。Veが出力電圧であり、Veにつながる負荷が消費する電流はバックアップ・コンデンサCbから供給される。まず、SWa、SWbがB側と導通している時はCpとCbとは並列接続になるから、このCp、Cbに加わっている電圧は等しい。次にSWa、SWbがA側に切り変わると、直列接続となったCp、Cbが、入力電圧Vb-Vd間に入る形となり、Cp、Cbに加わる電圧は入力電圧の半分となる。次いで再びSWa、SWbがB側に切り変わると、CpとCbは並列接続になるから、Cpに蓄えられていた電荷がCbに供給され、Cpに加わる電圧とCbに加わる電圧が等しくなる。従って、Cp、Cbに蓄えることのできる電荷が、Veの負荷電流により持ち去られる電荷に比べて充分に大きければ、SWaとSWbが連動スイッチング動作を繰り返すことで、Veには、入力電圧の1/2に近い出力電圧が発生することになる。

(5) 負方向 6倍昇圧

図10は、負方向6倍昇圧用チャージ・ポンプ回路の一例を示す概念図であり、図11A、図11Bは、各々、SWa1~SWa3及びSWb1~SWb3がA側、B側に切り替わっている時の接続関係図である。SWa1~SWa3及びSWb1~SWb3は連動スイッチであり、Cp1~Cp3はポンピング・コンデンサ、Cb1とCb23はパックアップ・コンデンサである。

前述した負方向 2倍昇圧回路と同じ動作により、-V3Bには、Vccを基準としてGNDを負方向へ 2倍昇圧した電圧である $-2\times(Vcc-GND)$ が発生する。全スイッチがA側に切り替わっている場合は、図11Aに示すように、Cp2とCp3は並列接続となるため、Cp2、Cp3は、各々、ほぼ $2\times(Vcc-GND)$ の電圧で充電されることになる。

次に全スイッチがB側に切り変わると、図11Bに示すように、直列接続されたCp2、Cp3が、Cb23に並列接続される。Cp2、Cp3は、前述のように2×(Vcc-GND)で充電されている。従って、-V3B、VEE間には4×(Vcc-GND)の電圧が発生し、この電圧でCb23が充電される。以上の理由から、全スイッチが連動スイッチング動作を繰り返すことで、VEEには、Vccを基準にGNDを負方向へ6倍昇圧した電圧、即ちVcc-6×(Vcc-GND)が発生する。例えばVcc=3Vの場合には、-V3Bには-3V、VEEには-15Vの電圧が発生する。

図12は、負方向6倍昇圧用チャージ・ポンプ回路の他の例を示す概念図であり、図13A、図13Bは、各々、SWa1~SWa3及びSWb1、SWb23がA側、B側に切り替わっている時の接続関係図である。Cp1~Cp3はポンピング・コンデンサ、Cb1~Cb3はパックアップ・コンデンサである。

図10の回路と同様に、-V3Bには、Vccを基準にGNDを負方向へ2倍昇圧した電圧である-2×(Vcc-GND)が発生する。全スイッチがA側に切り替わっている時は、図13Aに示すように、Cp2は、ほぼ2×(Vcc-GND)の電圧で充電される。また図12に示すようにCp2、Cb2、SWb23、SWa2から成る回路は、Cp1、Cb1、SWb1、SWa1から成る回路と同様に、負方向2倍昇圧回路となっている。従ってCb2も、2×(Vcc-GND)の電圧で充電され、VEMには、-4×(Vcc-GND)の電圧が発生する。これによりCp3は、4×(Vcc-GND)の電圧で充電されることになる。

次に全スイッチがB側に切り替わると、図13Bに示すように、-V3BとV EEとの間にCP3が挿入される接続関係になる。-V3Bの電圧は $-2\times(V$ cc-GND) であり、Cp3は $4\times(V$ cc-GND) の電圧で充電されている。従ってVEEには結局、Vccを基準にGNDを負方向へ6倍昇圧した電圧、即ちVcc $-6\times(V$ cc-GND) の電圧が発生する。

図10の回路は図12の回路と異なり、-V3BとVEEとの中間の安定した電圧であるVEMが不要であるため、図12の回路よりも必要なコンデンサの数が1つ少なくてよいという利点がある。-方、図12の回路は、Cp2及びCp

3の+電極につながるスイッチが共用となるため、図10の回路よりも必要なスイッチの数が1つ(トランジスタ数としては2つ)少なくてよいという利点がある。更に、中間電圧VEMを形成することで図10の回路よりもトランジスタのドレイン耐圧が低くてもよくなり、トランジスタのサイズを小さくできるという利点もある。

(6) 3/2倍昇圧

図14A、図14Bは、3/2倍昇圧用チャージ・ポンプ回路の概念図である。 CpH、CpLはポンピング・コンデンサであり、Cbはバックアップ・コンデンサである。図14A、14Bに示すように、この回路では、CpH、CpL、Cbが直列接続になっている状態と、Cb、CpH、CpLが並列接続になっている状態とが交互に繰り返される。CpH、CpLに加わっている電圧を各々VcpH、VcpLと表すと、図14BでCpHとCpLが並列接続になっていることから、VcpH=VcpLとなる。また図14AのようにCpHとCpLとがVcc-GND間に直列接続となった時、CpHとCpLにはVccの1/2の電圧が充電される。その後、図14Bの接続状態となった時、CpHとCpLに蓄えられていた電荷がCbに供給される。この動作を何回も繰り返すことにより、Cb、CpH、CpLに加わっている電圧はどれもVccの1/2に近づき、この結果、出力電圧にはVccを3/2倍に昇圧した電圧が発生する。

(7) 負方向3/2倍昇圧

図15A、図15Bは、負方向3/2倍昇圧用チャージ・ポンプ回路の概念図である。動作原理は上記の3/2倍昇圧と同様であるため、詳細な説明は省略する。3/2倍昇圧の場合と同様に、ポンピング・コンデンサCpH及びCpLがパックアップ・コンデンサCbと直列接続になっている図15Aの状態と、CbとCpHとCpLが並列接続になっている図15Bの状態とを交互に繰り返すことにより、上記の3/2倍昇圧とは逆方向の昇圧電圧-3/2×Vccを得ることができる。液晶表示装置のドライバICには、ロジック電圧と、そのロジック電圧よりも負側の電圧とを必要とすることがよくあり、そうした液晶表示装置にこの回路を応用することにより、液晶表示装置の低消費電力化が可能となる。

(8) 2/3倍降圧

図16A、図16Bは、2/3倍降圧用チャージ・ポンプ回路の概念図である。この回路においても、ポンピング・コンデンサCpH及びCpLがパックアップ・コンデンサCbと直列接続になっている図16Aの状態と、CbとCpHとCpLが並列接続になっている図16Bの状態とを交互に繰り返す。Cb、CpH、CpLに加わっている電圧は図16Bでは並列接続になることから全て同一となり、図16Aのように直列接続となった時、CbとCpHとCpLにはそれぞれVccのほぼ1/3の電圧が充電される。この動作を何回も繰り返すことにより、Cb、CpH、CpLに加わっている電圧はどれもVccの約1/3に近づき、この結果、出力にはVccより(1/3)×Vccだけ低い電圧、すなわち、Vccを2/3倍に降圧した電圧が発生する。

(9)負方向2/3倍降圧

図17A、図17Bは、負方向2/3倍降圧用チャージ・ポンプ回路の概念図である。動作原理は上記の2/3倍降圧と同様であるため、詳細な説明は省略する。2/3倍降圧の場合と同様に、CpH及びCpLがバックアップ・コンデンサCbと直列接続になっている図17Aの状態と、CbとCpHとCpLが並列接続になっている図17Bの状態とを交互に繰り返すことにより、2/3倍降圧の場合とは逆方向の降圧電圧-2/3×Vccを得ることができる。

(10) チャージ・ポンプ回路の具体例

図18に、図8に示す負方向2倍昇圧用チャージ・ポンプ回路の基本部分を、個別部品で構成した場合(ディスクリートで構成した場合)の例を示す。Vxを入力電圧、Vyを出力電圧とし、Vx>0とする。タイミングT1(図19参照)でPMOSトランジスタのTr・p1とTrp2はオンし、ポンピング・コンデンサCpをVxーGNDの電圧で充電する。この時N-MOSトランジスタのTr n1とTrn2はオフしている。次のタイミングT2ではTrp1とTrp2をオフさせるとともにTrn1とTrn2をオンさせて、ポンピング・コンデンサCpに充電されていた電荷をバックアップ・コンデンサCbに移す。図18のようにTrn1のソース電極をGNDに接続しておけば、上記タイミングT1、T2の動作を交互に繰り返すことにより、出力VyにはGNDに対してVxと対称な電圧が発生する。

図18においてトランジスタのゲートに入る信号/A1、/A2、B、B2は、例えば図19に示すような位相と電圧の信号である。これらの信号のレベルがV CとGNDの間でない場合には、信号をレベルシフトする手段が必要となる。個別部品を用いる場合の簡単なレベルシフト方法は図20A、図20Bのようにカップリング・コンデンサCsとダイオードDを利用する方法である。カップリング・コンデンサCsの容量は470pF程度あればよい。図20Aの接続により、信号/Aと同位相、同振幅であり、且つPMOSトランジスタTrpをオン/オフできるゲート信号/Axを得ることができる。また図20Bの接続により、信号Bと同位相、同振幅であり、且つNMOSトランジスタTrnをオン/オフできるゲート信号Bxを得ることができる。Rpは数MQの抵抗で、ダイオードのリーク電流を補償しゲート信号の電圧を安定化する働きをしている。

以上は個別部品を用いてチャージ・ポンプ回路を構成する場合について述べたた。これに対してチャージ・ポンプ回路をモノリシックIC化する場合は、チャージ・ポンプ回路のトランジスタ構成やレベルシフト手段には、よりモノリシックIC化に適した公知の構成・手段を採用すればよい。

(11) ダイオードを用いたチャージ・ポンプ回路

図21に、スイッチ素子としてトランジスタの代わりにダイオードD1、D2を用いた場合のチャージ・ポンプ回路の構成例を示す。V1は、安定した入力電圧であり、Vxは、振幅電圧がVpであり駆動能力の高いクロックである。この回路によれば、ダイオードの順方向電圧を約0. 6Vとすれば、出力電圧V2=V1-(クロック振幅電圧<math>Vp-約0. 6V) を効率よく発生させることができる。

次に図220タイミングチャートを用いて動作について説明する。なお説明を簡単にするためにダイオードD1、D2の顧方向電圧を0 Vとする。期間T cにおいては、Vx=Vaであり、またD1が顧方向バイアスとなっているためVd=V1となっている。従って、コンデンサCpは、V1-Vaの電圧で充電される。期間Tdになると、Vdのレベルは、Cpに引っ張られ、Vxの電圧降下分であるVpだけ下がる。これにより、 $V1 \rightarrow Cb \rightarrow D2 \rightarrow Cp \rightarrow Vx$ のルートで電流が流れ、Cbが充電される。以上の期間Tc、Tdでの動作を繰り返すこと

で、出力電圧V2=V1-Vpを得ることができる。

なお図23に示すように、図21の回路を2段重ねれば、V3として、V1-2×(Vp-約0.6V)の電圧を得ることができる。同様に3段重なれば、V1-3×(Vp-約0.6V)の電圧を得ることができる。

以上のように、本発明のチャージ・ポンプ回路としては、トランジスタ等を用いるもののみならず、ダイオードを用いるもの等、種々のものを採用できる。

〔実施例4〕

実施例4は、チャージ・ポンプ回路の出力能力(電流供給能力)を大きくする手法に関する実施例である。基本的には、チャージ・ポンプ回路を形成するトランジスタのオン抵抗を低くし、コンデンサの容量値を大きくすれば出力能力を大きくできるが、他の手法による方が効率的な場合もある。その1つの手法として、複数のポンピング・コンデンサを用意し、この複数のポンピング・コンデンサによりバックアップ・コンデンサを交互に充電する手法が考えられる。その他の手法として、LPの周波数を2倍にする回路を追加し、LPの半周期毎にチャージ動作、ポンプ動作をさせるという手法も可能である。例えば図1におけるーV3は、ーV3につながる回路部分で消費する電流とにより、二重に電圧低下を起こす。従って、ーV3を供給するチャージ・ポンプ回路は、上記した種々の手法により出力能力を大きくしておくことが望ましい。

図24に、複数のポンピング・コンデンサCp1、Cp2を設けて、出力能力を高める回路例を示す。ここでも図18と同様に、個別部品で回路を構成した場合の例を示す。

信号A、/A、B、/Bは、図4で説明したクロック形成回路により形成した信号であり、Vxは入力電圧である。Aがハイレベルである期間をT1、Bがハイレベルである期間をT2とする。T1の期間はTrn1、Trn2、Trp3、Trp4はオフしており、Trp1とTrp2はオンしている。これによりCp1が電圧Vxで充電される。またTrn3とTrn4もオンしているため、前回にCp2に充電されていた電荷がCbへ移る。次にT2の期間では、Trp1、

Trp2、Trn3、Trn4はオフしており、Trp3とTrp4はオンしている。これによりCp2が電圧Vxで充電される。またTrn1とTrn2もオンしていてため、前回にCp1に充電されていた電荷がCbへ移る。このように2つのチャージ・ポンプコンデンサCp1、Cp2で交互にCbに電荷を供給してやることで、より出力電圧の平滑度が良く出力能力の大きいチャージ・ポンプ回路を実現できる。

なお図24のHに示す部分は、Trp2、Trp4、Trn2、Trn40トランジスタのゲートを駆動するのに必要な電圧と位相を持った信号を、信号A、/Bから形成するためのレベルシフト手段である。Cs1とCs2は容量が470pF程度のカップリング・コンデンサ、D1とD2はダイオード、Inv3~6はインバータ、Rf1とRf2は1KQ程度の抵抗である。Inv3とInv4とRf1とControlor1 とControlor2 はControlor3 とControlor3 とControlor4 とControlor6 とControlor6 とControlor6 とControlor7 に接続すれば、Controlor8 とControlor8 とControlor9 をControlor9 をControlor9 とControlor9 と

さて本実施例では、出力能力を向上させるために、ポンピング・コンデンサを複数用意しているが、この手法は、表示品質の向上にも効果がある。例えばラッチパルスLPを用いる手法によると、図25Aに示すように、ポンプ・コンデンサCpの充電(チャージ動作)と、Cpによるパック・アップコンデンサCbの充電(ポンプ動作)が、2水平走査期間(2H)毎に繰り返されることになる。このような構成のチャージ・ポンプ回路を、例えば図1の負方向2倍昇圧回路5に用いると、8ライン周期の横縞の表示ムラ(濃い4ライン+淡い4ライン)が生じる可能性がある。負方向2倍昇圧回路5は、一V2、一V3の両方で消費される電流を供給しており、また一V2、一V3は、VH、VLに比べて消費される電流が大きいからである。そこで、負方向2倍昇圧回路5を、図24に示すよ

うな複数のポンピング・コンデンサを有する構成とすれば、上記のような表示ムラの発生を有効に防止できる。その理由は、このようにすれば、図25Bに示すように、1水平期間毎にCp1又はCp2の充電、及び、Cp2によるCbの充電又はCp1によるCbの充電が行われるからである。

なお上記のような表示ムラの発生を防止するためには、少なくとも、ポンピング・コンデンサの充電及びポンピング・コンデンサによるバックアップ・コンデンサの充電を1水平期間毎に行えばよい。従って、例えばラッチパルスLPの2倍の周波数の信号を用いて、図25Cに示すようにチャージ・ポンプ動作を行えば、上記表示ムラを防止できることになる。

〔実施例5〕

実施例5は、チャージ・ポンプ回路の昇圧倍率、降圧倍率の変更に関する実施 例である。図10、図12で説明した負方向6倍昇圧回路では、昇圧倍率は6倍 に固定されていた。昇圧倍率を6倍にした理由は、デューティが1/240の液 晶表示装置において、Vccが3Vまで低下した時に、VEEが負方向5倍昇圧 電圧(つまりVEE=-12V)では不足であり、-13.5V程度を必要とす るためである。同じ液晶表示装置において必要となるVEEは、Vccが3.3 Vの時は約-12V、Vccが3.6Vの時は約-10.5Vである。Vccの 電圧によって必要となるVEEが異なる理由は次の通りである。即ち、本実施例 では、X電極を駆動する電圧としてVccやその1/2降圧電圧をそのまま用い ている。従って、Vccが高くなると非選択期間に液晶に加わる実効電圧が高く なり、その分、選択電圧を小さくする必要がある。逆にVccが低くなると、非 選択期間に液晶に加わる実効電圧も低くなり、その分、選択電圧を大きくする必 要があるからである。以上の理由から、図1の負方向6倍昇圧回路2の昇圧倍率 は、Vccが3.3 Vより高い時は6倍ではなく5倍で充分であり、むしろ、V c c が高い時は 5 倍に自動的に切り変わるようにした方が消費電力が小さくなり 好ましい。また、1/200デューティの液晶表示装置においてはVccが3V まで低下した時でも負方向5倍昇圧で充分である。このため、外部端子により、 5倍から6倍への切り替え、6倍から5倍への切り替えができるようにしておく

ことが好ましい。

昇圧倍率、降圧倍率の変更は次のようにして実現できる。例えば前述の図10に示す回路で、昇圧倍率を変更可能にするには、図26のような構成にすればよい。即ち倍率変更回路20を設け、6倍昇圧の場合にはSWa2の接点AをGNDに接続すればよい。あるいは倍率変更回路22を設け、6倍昇圧の場合にはSWb2の接点BをGNDに接続してもよい。あるいは倍率変更回路22を設け、6倍昇圧の場合にはSWb2の接点BをGNDに接続してもよい。一方、前述の図12に示す回路で、昇圧倍率を変更可能にするには、図27のような構成にすればよい。即ち、倍率変更回路24を設け、負方向6倍昇圧の場合にはSWa2の接点AをGNDに接続すればよい。

また3/2倍昇圧を2/3倍降圧に変更するには次のようにすればよい。即ち図14A、図14Bに示す3/2倍昇圧回路では、Cbの+端子に出力端子が、一端子にVccが接続されているが、これを図16A、図16Bに示すように、Cbの+端子をVccに、一端子を出力端子に接続するような切り替え手段を設ければよい。

このように本実施例によれば、K倍(K≥2)昇圧又はL/M倍(但しL/M は整数でない)降圧又はM/L倍昇圧のチャージ・ポンプ動作を行うチャージ・ポンプ回路と、このチャージ・ポンプ回路の昇圧倍率又は降圧倍率を変更する手段とが設けられる。これにより、例えば図1のコントラスト調整回路3等により無駄に消費される電流を低減でき、更なる低消費電力化が図れる。

なお図10、図12に示す負方向6倍昇圧回路では、-V3Bを形成しており、この-V3Bは、Vccを基準にGNDを負方向に2倍に昇圧した電圧に相当する。一方、図1の負方向2倍昇圧回路5の出力電圧-V3も、Vccを基準にGNDを負方向に2倍に昇圧した電圧に相当する。従って、例えば図10、図12においてSWb1、SWa1、Cp1、Cp2から成る回路を設けずに、負方向2倍昇圧回路5の出力電圧-V3を図10、図12の-V3Bとして共用することも可能である。あるいは逆に、負方向2倍昇圧回路5を設けずに、負方向6倍昇圧回路2の-V3Bを-V3として共用することも可能である。但し、共用す

る場合には負荷電流による出力電圧の低下が大きくなるため、パネルサイズに応 じて共用するか否かを使い分けることが好ましい。

[実施例6]

実施例6は、入力電源電圧の投入後の所与の期間、チャージ・ポンプ回路による高電圧の供給を停止させる手段を設けた実施例である。

チャージ・ポンプ回路を用いて高電圧(図1の第1電位VH、第N電位VL)を発生する場合、入力電源電圧の投入後の所与の期間、高電圧の発生を停止しておかないと、システムが正常に立ち上がらない場合がある。その理由の1つは、高電圧が発生する前に、ドライバIC(データ線ドライバ、走査線ドライバ)のロジック部分が正常に動作していないと、ドライバIC内部の出力回路等がショート状態になる場合があるからである。このような事態を防止するには、例えば図1の負方向6倍昇圧回路2内に、図28Aに示すように供給停止回路26を設ける。そして入力電源電圧の投入後の所与の期間、一V3Binと一V3Boutの間を遮断すればよい。図28Bに、この供給停止回路26の具体的構成の一例を示す。Vccが投入された後、C×Rの時定数で決まる所与の期間、Trがオフし、一V3Binと一V3Boutの間が遮断される。更に、入力電源電圧をそのまま電源回路の出力電圧として使用する経路、即ち図1のVcc、V3間の経路及びGND、VC間の経路には、過電流防止用として10Ω程度の抵抗を挿入することが望ましい。

なお図1の構成では、負方向6倍昇圧回路2内に設けた供給停止回路26によりVL(第N電位)の供給を停止すると、VH(第1電位)の供給も停止される。 従って、2倍昇圧回路4内に供給停止回路を設ける必要がなくなる。一方、例えばGNDを基準にVccを6倍昇圧する回路を用いてVHを供給する場合には、 この6倍昇圧回路内に供給停止回路を設ければよい。

〔実施例7〕

図29に実施例7の電源回路のブロック図を示す。この電源回路は、図1に示す実施例1の電源回路の出力電圧をVcc-GNDだけ全体的に高電位側へずら

せた電圧を発生する機能を持つ。図1の実施例1では、第1~第N電位は、低電 位側の第2入力電位GNDに対して対称に形成されていたが、図29では、高電 位側の第1入力電位Vccに対して対称に形成されている。

説明を簡単にするため、実施例1と異なる部分のみ主に説明する。負方向5倍 昇圧回路32は、Vccを基準にGNDを負方向へ5倍昇圧した電圧VEEをチ ャージ・ポンプ動作により発生する。Vccが3.3 Vの時、VEEは-13. 2 Vになる。 2 倍昇圧回路 3 4 は、 V L を基準に V c c を 2 倍昇圧 した電圧 V H を発生する。2倍昇圧回路35は、GNDを基準にVccを2倍昇圧した電圧V 3を発生する。1/2倍降圧回路36、37は、V3-Vcc間を2等分した電 圧であるV2、Vcc-GND間を2等分した電圧である-V2を発生する。以 上で液晶パネルを駆動する電圧は形成できた。なお中央電位のVCにはVccを そのまま用い、-V3にはGNDをそのまま用いる。この電源回路は、出力され る電圧のレベルが高電位側の入力電源電圧Vccに対して対称という特徴を備え ている。こうした構成の電源回路によれば、実施例1で述べた理由と同じ理由に より、4ライン同時選択法で駆動される液晶表示装置の低消費電力化が可能とな る。

このように、液晶駆動に必要な出力電圧が中心電位を持ち、大部分の消費電流 がその中心電位と他の電圧との間で流れる場合に、中心電位を第1、第2入力電 位に一致させ、出力電圧をチャージ・ポンプ回路を主体とした回路で形成すると いう構成を用いることで、液晶表示装置の低消費電力化を図れる。こうした構成 によれば、高電圧VH、VLでの消費電流が小さくなるため、これらの高電圧V H、VLを、出力能力の低いチャージ・ポンプ回路で容易に形成できる。そして、 これらの高電圧を電力損失の小さいチャージ・ポンプ回路で形成することで、液 晶表示装置の更なる低消費電力化が図れる。

なお、実施例7において、負方向5倍昇圧回路を正方向の昇圧回路に変更し、 コントラスト調整回路でVHを形成した後にVHを負方向に2倍昇圧してVLを 形成することも可能である。

〔実施例8〕

図30に実施例8の電源回路のブロック図を示す。この電源回路は、実施例1の電源回路の出力電圧を1/2×(Vcc-GND)だけ全体的に高電位側へずらせた電圧を発生する機能を持つ。実施例8では、第1~第N電位は、第1入力電位Vccと第2入力電位GNDの中点電位を基準に対称に形成される。

1/2降圧回路46は、Vcc-GND間を2等分した電圧VCをチャージ・ポンプ動作により発生する回路であり、このVCが、第1~第N電位の中心電位となる。負方向5倍昇圧回路42は、Vccを基準にGNDを負方向へ5倍昇圧した電圧VEEを発生する。2倍昇圧回路44は、VLを基準にVCを2倍昇圧した電圧VHを発生する。負方向2倍昇圧回路45は、VCを基準にGNDを負方向へ2倍昇圧した電圧の-V3を発生する。2倍昇圧回路49は、VCを基準にVccを正方向へ2倍昇圧した電圧V3を発生する。以上で液晶バネルを駆動する電圧は形成できた。なおV2にはVccをそのまま用い、-V2にはGNDをそのまま用いる。この電源回路は、出力電圧が、第1入力電位と第2入力電位の中点電位VCに対して対称という特徴を備えている。実施例8によれば、実施例1で述べた理由と同じ理由により、4ライン同時選択法で駆動される液晶表示装置の低消費電力化が可能となる。

なお、所望の電圧が5レベルの場合には、図30において2倍昇圧回路49と 負方向2倍昇圧回路45を省略する構成としても良い。

〔実施例9〕

図31に実施例9の電源回路のブロック図を示す。実施例9では、電源回路の出力電圧が、第1、第2入力電位Vcc、GNDの中点電位に対して対称に形成される。また実施例9の電源回路は、2端子型非線形スイッチング素子を用いた液晶パネルを駆動する回路である。図51で説明した電源回路が、Yドライバに加える電源電圧を揺さぶる方式であるのに対し、実施例9の電源回路は揺さぶらない定常電圧を出力する。図32に、この電源回路を用いた時のパネル駆動波形の例を示す。

まず図32について先に説明する。VSHは正側の選択電圧であり、VSLは 負側の選択電圧である。VNHはVSHを選択した後の非選択電圧であり、VN LはVSLを選択した後の非選択電圧である。各電圧にはVSH-VNH=VNL-VSLなる関係、言い替えるとVNHとVNLとの中点電位がVSHとVSLとの中点電位に等しいという関係がある。横軸 t は時間軸であり、1目盛りが1選択期間の長さ t 1 Hに相当する。列電極駆動波形は、階調手段がパルス幅階調である場合の例である。図32のように、列電極を駆動する電圧を行電極の非選択電圧と一致させることにより、電源回路の構成が著しく容易となる。

次に図31の回路について説明する。非選択電圧であり同時に列電極駆動電圧でもあるVNHとVNLには、ロジック駆動用電圧のVccとGNDをそのまま用いる。負方向5倍昇圧回路52は、Vccを基準にGNDを負方向へ5倍昇圧した電圧VEEを発生する。Vccが5Vの時にはVEEは-20Vになる。昇圧回路60は、VNHを基準としてVNL-VSLと同じ電圧差を昇圧して、VSHを発生する。以上で液晶パネルを駆動する電圧は形成できた。この構成の電源回路は、出力電圧が、第1、第入力電位の中点電位に対して対称という特徴を備えている。

上記構成の電源回路により2端子型非線形スイッチング素子を用いた液晶パネルを駆動すると、電源回路やYドライバの動作電圧が揺さぶり電源方式の場合に比べ2倍近くまで高くなるが、それにもかかわらず液晶表示装置の消費電力を低減できる。その理由の一つは、Yドライバに加わっている電圧が静的であるため、揺さぶり電源方式で起こった問題点が生じないためである。即ち、Yドライバの全寄生容量が揺さぶられる電圧幅で充放電するという問題点、及び、揺さぶられるタイミングにおいてYドライバ内でショート的に電流が流れるという問題点が、本実施例では生じない。高電圧が2倍近い電圧になっても、1選択期間におけるYドライバの高電圧系の充放電電流やショート的な電流は、数百本ある出力の内の1本だけで起こるため、高電圧化による電流増はごくわずかである。もう一つの理由は、電源回路自体の消費電力が極めて小さいためである。これは、出力電圧を、効率の高いチャージ・ポンプ式の昇圧回路で生成していることによる。本実施例によれば、揺さぶり電源方式の約半分の消費電力で、2端子型非線形スイッチング素子を用いた液晶パネルを駆動することが可能となった。

なお本実施例では、負方向5倍昇圧回路52を用いるとして説明してきた。し

かしながら、低電圧液晶を使用する場合は、負方向5倍昇圧回路52を負方向4倍昇圧回路とすればよい。またVccを3.3Vに下げると共に、必要に応じて負方向5倍昇圧回路52を負方向6倍昇圧回路としてもよい。また本実施例では、階調表示手段がパルス幅変調法によるとして説明したが、フレーム間引き法を用いても構わない。

また、所望の電圧が5レベルの場合には、図31においてVCC-GNDの間へ1/2倍降圧回路を追加して中央電位を発生してもよい。

〔実施例10〕

図33に実施例10の電源回路のブロック図を示す。実施例10では、実施例9と異なり、第1、第2入力電位Vcc、GNDと異なる電位であるVNLを発生する。そして電源回路の出力電圧が、このVNLと、Vcc又はGNDとの中点電位に対して対称に形成される。

実施例10では、非選択電圧であり列電極駆動電圧でもあるVNHには、ロジック駆動用電圧のVccをそのまま用いる。負方向3/2倍昇圧回路61は、Vccを基準にGNDを負方向へ3/2倍昇圧した電圧VNLを発生する。負方向3/2倍昇圧回路61の構成例は、既に図15A、図15Bにて説明した通りである。負方向5倍昇圧回路62は、Vccを基準にVNLを負方向へ5倍昇圧した電圧VEEを発生する。Vccが3.3Vの場合は、Vcc-VNLが4.95V、VNL-VEEが19.8Vとなり、実施例9においてVccが5Vの場合とほぼ等しい出力電圧が得られる。昇圧回路70は、VNHを基準としてVNL-VSLと同じ電圧差を正方向に昇圧して、VSHを発生する。以上で液晶パネルを駆動する電圧は形成できた。この電源回路は、第1、第2入力電位と異なる電位VNLをチャージ・ポンプ回路で発生し、出力電圧が、VccとVNLの中点電位に対して対称という特徴を備えている。以上の構成の実施例10によれば、ロジック電圧を低電圧にできるため、2端子型非線形スイッチング素子を用いた液晶パネルを、実施例9よりも更に低消費電力で駆動できる。

〔実施例11〕

図34に実施例11の電源回路のブロック図を示す。図1に示す実施例1と異なるのは、実施例11では、入力電源電圧が第3入力電位Veeを含む点である。即ち、実施例1では単一電源構成(Vcc、GND)であったのに対して、実施例1では2電源構成(Vee、Vcc、GND)となっている。

負方向2倍昇圧回路72は、第3入力電位Veeを基準にGNDを負方向に2倍昇圧した電圧VLをチャージ・ポンプ動作により発生する。負方向2倍昇圧回路73は、第1入力電位Vccを基準にGNDを負方向に2倍昇圧した電圧-V3を発生する。1/2降圧回路74、75は、Vcc-GND間を2等分した電圧V2、GND-(-V3)間を2等分した電圧-V2を発生する。またV3にはVccをそのまま用い、VCにはGNDをそのまま用いる。以上の構成の電源回路により例えば4ライン同時選択法で必要な電圧を形成できる。なおチャージ・ポンプ方式の1/2降圧回路の構成については、既に図9にて説明した通りである。

図35に、1/2降圧回路74、75の代わりに、1/3降圧回路76、77を設けた場合のブロック図を示す。1/3降圧回路76、77は、各々、Vcc-GND間を1/3ずつ分割した電圧V1、V2、GND-(-V3)間を1/3ずつ分割した電圧-V1、-V2を発生する。この電源回路により、例えば6ライン同時選択法で必要な電圧を形成できる。

なお本実施例では、理解しやすいようにGNDに対してVeeとVccがともに正電位の場合を述べてきたが、VeeとVccがともに正電位である必要はなく、図36に示すように、VeeとVccの一方あるいは両方がGNDに対して負電位であってもよい。

以上に説明した本実施例は、次のような構成上の特徴を有している。

即ち本実施例では、入力電源電圧に含まれる高電位側の第1入力電位Vcc、低電位側の第2入力電位GNDを、第1~第N電位($N \ge 4$)の中の第G電位V3、第J電位VCとしてそのまま用いている。また第1、第2入力電位Jと低電位間又は低電位側の第3入力電位I0 を、高電位側の第1電位I1 を低電位側の第I1 電位I2 に基づきチャージ・ポンプ動作を行い、第1、第I3 電位I3 に対していずれかを直接にI3 に対していずれかを直接にI3 に対していずれかを直接にI3 に対していずれかを直接にI3 に対していずれかを直接にI3 に対していずれかを直接にI3 に対していずれかを直接にI3 に対していずれかを直接にI3 に対していずれかを直接にI4 に対していずれかを直接にI5 に対しては

調整手段を介して供給するチャージ・ポンプ回路(負方向2倍昇圧回路72)と、第G、第J電位よりも高電位側又は低電位側の第F電位(1<F<N)を直接に又は調整手段を介して供給するチャージ・ポンプ回路(負方向2倍昇圧回路73)とを含んでいる。そして更に、第1~第N電位の中の前記第1、第F、第G、第J、第N電位以外の電位を、所与のクロックに基づきチャージ・ポンプ動作するチャージ・ポンプ回路(1/2降圧回路74、75、1/3降圧回路76、77)により供給している。以上の構成によれば、出力能力をそれほど必要としない第1電位VH又は第N電位VLは、出力能力は低いが高効率のチャージ・ポンプ回路で供給されると共に、第G電位V3、第J電位VCは出力能力の高い入力電源電圧Vcc、GNDに接続される。更にV2、-V2等の電圧はチャージ・ポンプ回路で供給される。これにより表示品質の維持と低消費電力化とを両立できる。なお本実施例の構成は、実施例1の(3)で説明した構成上の特徴、即ちK倍昇圧、及びL/M倍降圧等のチャージ・ポンプ回路が混在するという構成上の特徴も有している。

次に本実施例の消費電力について説明する。電源回路より後段にある負荷回路のV3-VC系の消費電流をIcx-V3-VC系の消費電流をIdzすれば、本実施例によれば、Iccよる消費電力はIcxVccとなる。また、負方向2倍昇圧回路73を効率の良い昇圧回路とすることで、Idcよる消費電力はほぼ IdxVccz るこれに対し、Idz の電源回路では、Icc よる消費電力はIdxVcz をなる。これに対し、Idz の電源回路では、Icc となる。仮にIdz にIdz を Idz と Idz と

 上の説明からわかるように、本実施例は、負荷回路が中心電圧を必要とし、大部分の消費電流がその中心電圧と他の電圧との間で流れる場合に、大幅な低消費電力化が可能となる。

なお実施例11では、実施例1と同様に、バルス状のクロックであるLPによりクロックを生成してチャージ・ポンプ動作を行うことができる。また実施例11でも、実施例2で説明したような種々の構成のチャージ・ポンプ回路を採用できる。また実施例3~実施例6で説明したような種々の手法を採用して低消費電力化を図ることもできる。更に図34、図35では、出力電圧は、GNDに対して対称となっているが、Vccに対して対称、VccとGNDの中点電圧に対して対称、所与の発生電圧とVcc又はGNDとの中点電圧に対して対称に出力電圧を形成することも可能である。また図34では、7レベルの電圧を得るために1/2降圧回路74、75を設けたが、所望の電圧が5レベルの場合には、1/2降圧回路74、75を省略すればよい。更に1/2降圧、1/3降圧等をオペアンプを用いて行う場合には、図2に示すような構成とすればよい。

[実施例12]

実施例12は、入力電源電圧の供給停止、所与のクロックの供給停止あるいは表示オフ制御信号の入力の少なくとも1つがなされた場合に、第1、第N電位の少なくとも一方により電圧が供給される回路部分の残留電荷を放電させる実施例である。

「図37に、入力電源電圧の供給停止あるいはクロックの供給停止が行われた場合に、VH、VL系の残留電荷を放電させる回路例を示す。図37において信号 / AとAは互いに逆相のクロック信号である。またTrp8とTrp9はPMOSトランジスタであり、クロックが供給されている間は、トランジスタの一方がオンし他方がオフするという動作を繰り返している。Trp8がオンすると、コンデンCc1が電圧Vccで充電され、TrP9がオンするとCc1の電荷がCc2に移る。Cc2と抵抗Rcによる時定数をクロック信号の周期よりも充分に大きく設定すれば、バッファBufの入力は、電圧Vccにほぼ近いレベルとなる。クロックが停止すればどちらか一方のトランジスタが必ずオフとなるため、Bufの入力は、RcによりGNDレベルとなり、Bufの出力もGNDレベル

となる。電圧Vccの供給が停止した場合にもBufの入力及び出力はGNDレベルとなる。

Trn5、Trn6はNMOSトランジスタ、Trp5、Trp6、Trp7はPMOSトランジスタである。Ra1、Ra2、Rb1は数MΩ程度の抵抗であり、各々、Trn5やTrP5のオン時の抵抗よりも大きな抵抗値に設定されている。従って、これらのトランジスタがオンしている時でもこれらの抵抗を通って流れる消費電流は小さい。電圧Vccが供給され、クロックが供給されている時はBufの出力がVccレベルであるためTrn5がオンする。Trn5がオンすると、Trp7のゲートはロウ側となってTrp7がオンし、VHには電圧Veeが供給される。またTrn6のゲートがGNDレベルになってTrn6はオフする。電圧-V3は、電圧Vccの反転出力であり(図1、図34参照)、電圧Vccが供給されてクロックが動作している時はほぼーVccのレベルとなっている。これにより、Trp5がオンしTrp6はオフする。

電圧Vccの供給が停止するかクロックの供給が停止すると、Bufの出力及び電圧-V3はGNDレベルとなり、Trn5もTrp5もオフする。Trn5がオフすると、Trp7のゲートはVeeレベルとなり、Trp7がオフし、VeeからVHへの供給が遮断される。またTrn6のゲートもVeeレベルとなってオンし、VH系に残存していた電荷が10KΩ程度の抵抗Ra3を通してGNDに放電される。またTrp5がオフすると、Trp6のゲートがロウ側となってTrp6がオンし、VL系に残存していた電荷が10KΩ程度の抵抗Rb2を通してGNDに放電される。

以上のように、本実施例によれば、電圧Vccまたはクロックの供給が停止した場合に、電圧Veeの供給を遮断するとともに、電圧VH、VLにより電圧が供給される回路部分の残留電荷を放電させることを、消費電力をほとんど増加させることなく実現できる。これにより、上記回路部分に、直流の高電圧が印加され続けるという異常事態を防止できる。

図38に、表示オン/オフ信号によりVH、VL系の電荷を放出させる回路例を示す。図37との主な相違は、Trn5のゲートに信号Donを入力している点である。信号Donは液晶表示装置の表示オン/オフを制御する信号で、表示

オン時はハイレベル(Vcc)、表示オフ時はロウレベル(GND)となる信号である。Donがハイレベルの時はTrn5がオンし、これによりTrp7のゲートがロウ側となりTrp7がオンする。これにより、VHに電圧Veeが供給される。

一方、Donがロウレベルの時はTrn5がオフし、これによりTrp7のゲートがVeeと同レベルとなりTrp7がオフする。これにより、VHへの電圧Veeの供給が遮断される。同時にTrn6のゲートもVeeと同レベルとなりTrn6がオンする。これによりVH系に残留している電荷が放電する。

以上のように表示オン/オフ制御信号を本実施例の電源回路に入力することにより、消費電流を増加させることなく液晶表示装置の表示オン/オフを容易に制御できる。なお、上記のように直接Trn5のゲートに信号Donを入力する方法ではなく、Donがロウの時にクロックを停止する回路を追加する方法によって、VH系の残留電荷を放電させ、液晶表示装置を表示オフ状態にしてもよい。また図4に示すようにDFのリセット端子を制御してクロックを停止し、チャージ・ポンプ回路の動作を停止させることで液晶表示装置を表示オフ状態にしてもよい。

図39A、図39Bに、入力電源がオフした場合に、VH、VL系の電荷を放電させる回路例を示す。例えば図39Aにおいて入力電源がオフしVcc=GNDとなると、Trn10がオフしTrn11のゲートがハイ側になる。これによりTrn11がオンし、VH系の電荷がGNDに放電される。また図39Bでは、Vcc=GNDになると、Trp10がオフしTrp11のゲートがロウ側となる。これによりTrp11がオンし、VL系の電荷がVccに放電される。

図40A、図40Bに、入力電源がオフした場合及び表示オフ信号が入力された場合に、VH、VL系の電荷を放電させる回路例を示す。Doffは表示オフの時にハイレベル (=Vcc) になる信号である。Doffがハイレベルになるとその反転信号である/Doffはローレベル (=GND) となり、これによりTrn10がオフしTrn11のゲートがハイ側になる。これによりTrn11がオンし、VH系の電荷がGNDに放電される。また図40Bでは、Doffがハイレベルになると、Trp10がオフしTrp11のゲートがロウ側となる。

これによりTrp11がオンし、VL系の電荷がVccに放電される。

〔実施例13〕

図41に、実施例1~実施例12で説明した電源回路を含む液晶表示装置の構成例を示す。この液晶表示装置は、複数のデータ線電極と複数の走査線電極により駆動される液晶層を含む液晶パネル88と、電源回路91と、電源回路91により供給される電圧に基づいてデータ線電極を駆動するXドライバIC(データ線ドライバ)90と、電源回路により供給される電圧に基づいて走査線電極を駆動するYドライバIC(走査線ドライバ)89とを含む。

VCC-GNDはドライバICのロジック部駆動用電源入力であり、VEE-GNDは選択電圧を形成するための高電圧電源入力である。電源回路が図1のような構成の場合にはVEEは必要ない。LPはXドライバIC用のラッチパルスであり、通常は、シフト・レジスタを含むYドライバIC用のシフトクロックにも兼用される。その他のタイミング信号やデータ信号は図を見やすくするために記載を省略してある。

図42に、図41の回路で液晶パネルを駆動した時の駆動電圧波形の例を示す。この駆動波形は特公昭57-57718の請求項1に記載された駆動方法において、V111=V122と設定した場合に駆動波形に相当する。ここに、VHとVLは選択される走査線電極に加える電圧であり、VC(VM)は非選択の走査線電極に加える電圧である。また、Vx0とVx1は表示データのオン/オフに従ってX電極に加える電圧である。Mは液晶を交流駆動するための制御信号で、信号Mのハイ/ロウにより液晶パネルに加える電圧の極性が反転される。t1Hは1本の走査線電極が選択される時間の長さを示している。

この駆動方法に必要な電圧は、実施例 $1 \sim$ 実施例 $1 \sim$ で説明した電源回路により形成できる。例えば、非選択レベルのV C、選択レベルのV H及びV Lには、電源回路 $9 \sim$ 1 の出力V C、V H、V L を用いる。またX 電極を駆動する電圧のV X 0 にはV 2 を用い、V X 1 にはV 2 を用いればよい。例えばデューティが $1 \sim$ 2 4 0 の場合にはV Hは通常 $2 \sim$ 0 V程度であり、V 2 はロジック電圧 $3 \sim$ 0 の約 $1 \sim$ 2 の 1 . $6 \sim$ 0 V程度である。従ってV 2 には、ロジック電圧を $1 \sim$ 2 に降

圧した電圧を利用することもできる。

XドライバIC90のロジック電圧はVCC-GNDをそのまま用いればよい。 YドライバIC89のロジック電圧としては、TFTパネル用のゲート線ドライ バICのようにドライバ出力電圧の中間でよい場合は、VCC-GNDをそのま ま用いればよい。しかしながら、例えばSTNパネル用の通常のドライバICの ように、ロジック電圧の低レベルがVLに一致している場合には、YドライバI C89用のロジック電圧VDDを別に形成する必要がある。図43はこの場合に 用いるYドライバ用ロジック電圧発生回路の例であって、図24のHに示す部分 と基本的に同様の動作をする。すなわちBは、図5に示した信号であり、VCC -GNDを電源として駆動される信号である。またCs1とCs2は容量が47 OpF程度のカップリング・コンデンサ、D1とD2はダイオード、Buf1と Buf2はパッファ、Rf1とRf2は1KΩ程度の抵抗である。Buf1とR f1で1つのホールド回路を形成しており、Buf2とRf2で別のホールド回 路を形成している。図37のような接続にして、バッファの負側電源端子をVL に接続すれば、バッファの正側電源端子にはVLよりもVCCだけ高い電圧VD Dyが発生する。従って、このVDDyをYドライバIC89用のロジック用電 源とすればよい。YドライバIC89の動作周波数はXドライバIC90の1/ 80程度であり、YドライバIC89のロジック部の消費電流は極めて小さい。 従って、上記のような簡易な手法で形成した電源電圧で充分に駆動が可能である。 また、図43の回路は、信号LPをレベルシフトしてYドライバ用シフトクロッ クYSCLを形成する機能も有している。なお、バッファの電源端子間には 0. 1μF程度の平滑コンデンサCxを入れておくことが好ましい。

以上はVCCが3.3Vとして説明した。しかしながら、VCCが5Vの場合は、オペアンプ等を用いてVCCをより低い電圧に変換し、電源回路91やYドライバIC89、XドライバIC90の駆動を行った方が、低消費電力化のためには好ましい。また、VCCが1.5V程度の場合にはこのVCCをそのままVx0として用い、VCCの反転昇圧電圧(負方向2倍昇圧電圧)をVx1として用いればよい。

以上の構成の液晶表示装置では、その電源回路自体が低消費電力である。更に、

パネル電流の大部分を占める充放電電流、即ちX電極と非選択状態のY電極との間で流れる充放電電流が、高電圧系から供給されるのではなく、より低いロジック部駆動電圧系から供給される。従って、パネル電流による消費電力も大幅に低減され、全体として消費電力を著しく小さくできる。

〔実施例14〕

図44Aに液晶表示装置の他の構成例を示す。基本的には実施例13と同様の構成であるため、実施例13と異なる部分についてのみ説明する。本実施例はY電極を2ライン同時選択法で駆動する場合の例である。

この駆動方法の場合に液晶パネルに加えることが必要な電圧を図44Bに示す。 Y電極の駆動には、実施例13と同様に、非選択レベルであるVC(VM)と選択レベルであるVHおよびVLが必要である。ここでVHとVLとはVCを中心として互いに対称な関係にある。X電極の駆動には、Vx0~Vx2の3レベルの電圧が必要である。Vx1はVCと同電位であり、Vx0とVx2とはVx1を中心として互いに対称な関係にある。例えば1フレーム周期内に走査するY電極の数が240本程度で、かつ、Vth(スレッショールド電圧)が実効値で2V程度の通常液晶を使用する場合は、VCを0VとするとVHは約16V、Vx0は約2Vとなる。つまり実施例13と異なる点は、X電極の駆動電圧として中心電位が追加される点と、VHが若干下がりVx0が若干上がる点だけである。本実施例の電源回路はこうした対称な関係にある電圧を低消費電力で発生するのに適している。

VCCが3.3Vの場合には、Vthが実効値で1.6V程度の低電圧液晶を使用すればよい。またVCCが1.5V程度の場合には、やはり低電圧液晶を使用し、このVCCをそのままVx0として用いればよい。

本実施例の液晶表示装置は、電源回路自体が低消費電力であるとともに、実施例13で述べた理由と同じ理由でパネル電流による消費電力も大幅に低減される。また駆動に必要となる最大電圧も実施例13より低くて済み、更なる低消費電力化を図れる。また図49の比較例では、Xドライバのロジック部等での消費電流をIXDとすると、これによる消費電力はIXD×VEEであった。これに対し

て本実施例では、消費電力はIXD×VCCで済み、比較例に比べ大幅な低消費電力化を図れる。

(実施例15)

図45Aに液晶表示装置の他の構成例を示す。本実施例はY電極を4ライン同時選択法で駆動する場合の例である。

この駆動方法の場合に液晶パネルに加えることが必要な電圧を図45Bに示す。 Y電極の駆動には非選択レベルであるVCと選択レベルであるVHおよびVLが 必要で、VHとVLとはVCを中心として互いに対称な関係にある。X電極の駆動には、Vx0~Vx4の5レベルの電圧が必要で、Vx2はVCと同電位である。Vx0とVx4およびVx1とVx3はVx2を中心として互いに対称な関係にあり、Vx0-Vx1-Vx2=Vx2-Vx3=Vx3-Vx4を満足する。例えば1フレーム周期内に走査するY電極の数が240本程度で、かつ、Vthが実効値で2V程度の通常液晶を使用する場合は、VCの電圧を0 VとするとVHは約11.3V、Vx0は約2.9Vとなる。つまり実施例14と異なる点は、X電極の駆動電圧として中心電位に対して互いに対称な2レベルの電圧が追加される点と、VHが若干下がりVx0が若干上がる点だけである。

特に、VCCが3.3Vの場合はVCCEVx0が比較的近いレベルであるため、図45Aに示すようにVCCをそのままVx0としても用いることが可能である。この場合はVthがやや高い液晶を使うか、VEEをやや低く設定するかすれば、コントラスト調整も容易にできる。

[実施例16]

図46Aに液晶表示装置の他の構成例を示す。本実施例はY電極を6ライン同時選択法で駆動する場合の例である。

この駆動方法の場合に液晶パネルに加えることが必要な電圧を図46Bに示す。 Y電極の駆動には、非選択レベルであるVCと選択レベルであるVHおよびVL が必要で、VHとVLとはVCを中心として互いに対称な関係にある。X電極の 駆動には、Vx0~Vx6の7レベルの電圧が必要で、Vx3はVCと同電位で あり、かつ、 $V \times 0 \sim V \times 6$ は $V \times 0 - V \times 1 = V \times 1 - V \times 2 = V \times 2 - V \times 3 = V \times 3 - V \times 4 = V \times 4 - V \times 5 = V \times 5 - V \times 6$ を満足する。例えば1フレーム周期内に走査するY電極の数が $2 \times 4 \times 0$ 本程度で、かつ、 $V \times 1 \times 0$ 化力を実効値で $2 \times 1 \times 0$ を使用する場合は、 $V \times 1 \times 0$ である。つまり、実施例 $1 \times 1 \times 0$ を異なる点は $X \times 1 \times 0$ を動電圧として中心電位に対して互いに対称な $1 \times 1 \times 0$ を関いる点と、 $1 \times 1 \times 0$ を関いる点と、 $1 \times 1 \times 0$ を関いる点と、 $1 \times 1 \times 0$ を可能を使用さる点だけである。

以下に同時に選択するY電極の数がどの程度までが実用的かを述べる。例えば 1フレーム周期内に走査するY電極の数が240本程度の場合は同時選択するラ イン数が15本~16本の時に、Y電極の駆動に必要な最大電圧幅と、X電極の 駆動に必要な最大電圧幅とが等しくなる。Vthが実効値で2V程度の通常液晶 を使用する場合には、この電圧は6V弱となる。つまり、同時選択ライン数が1 6本以下の範囲では同時に選択するY電極の数が多い駆動方法ほど必要となる最 大電圧が低くて済み、その点では消費電力の低減に有利であることになる。但し、 逆に、駆動に必要な電圧のレベル数が増加して電源回路が複雑化するとともに、 XドライバICもコスト高になるので、同時選択するライン数は8本以下が実用 的であると言うことができる。

以上述べた実施例13~実施例16では、例えば図46Aに示すように、第1、第2入力電位VCC、GNDを、V3、V2、V1、VC、一V1、一V2、一V3(第1~第N電位)のいすれかとして使用すると共に、ドライバICのロジック部の電源電圧としても使用している。電源回路91で使用する入力電源電圧(VEE、VCC、GND又はVCC、GND)の他に、ドライバICのロジック部を駆動するための別の電源電圧を用意する方が、液晶パネルを最適電圧で駆動する点では好ましい。しかしながら入力電源電圧の数が増えることは、液晶表示装置の使用者にとっては好ましくない。実施例13~実施例16で説明したよ

うに、VCC、GNDをV3、V2~-V2、-V3のいずれかとして使用すると共に、ドライバICのロジック部の電源電圧として使用しても、若干最適電圧からずれた電圧による駆動となるが、実用的には問題無い画質の表示が可能である。従って、実施例13~実施例16のようにして、入力電源電圧の数の増加を抑える方が、より実用的となる。

なお、V3、V2~-V2、-V3の中にVCC、GNDに一致するものがない場合には、図33で説明したように、チャージ・ポンプ動作によりVCC、GNDと異なる電圧を発生し、この発生電圧をV3、V2~-V2、-V3のいずれかとして用いればよい。

また図41等に示すように、実施例13~実施例16では、電源回路91に入 力するパルス状クロックとして、Xドライバ用ラッチパルス信号LP又はYドラ イバ用シフトクロックYSCLを使用している。電源回路91のクロックを形成 する信号は、周期的なパルス状クロックであることが好ましい理由は、実施例2 において既に述べた通りである。通常、Xドライバ用ラッチバルス信号は周期が 30μs~100μs程度、パルス幅が100ns~300ns程度の周期的な パルス状クロック信号であるため、電源回路91のパルス状クロックとして問題 無く利用できる。Yドライバ用シフトクロックがXドライバ用ラッチパルスとは 別に入力される液晶表示装置もあるが、この場合のYドライバ用シフトクロック もXドライバ用ラッチパルスと同様の周期的なパルス状クロック信号であるため、 こちらのクロックを用いても問題無い。液晶表示装置に入力されるタイミング信 号の中では、これらの信号が最も適切である。液晶表示装置の消費電流の大部分 が1水平走査期間の切りかわりことに流れる電流であるため、その電流を供給す るチャージ・ポンプ回路を、1水平走査期間毎のパルス状クロックであるXドラ イバ用ラッチパルスやYドライバ用シフトクロックに同期して動作させることは、 理にかなっている。これより周期が長いクロック信号では昇圧能力不足となる。 一方、これより周期が短いパルス状クロック信号は、昇圧能力を確保する上では 好ましいが、こうした信号は液晶表示装置には入力されていないため別途作り出 すことが必要となり、これは回路の大規模化につながる。

[実施例17]

図47に、本発明の液晶表示装置を電子機器に搭載した例を示す。μPU(マイクロマイクロ・プロセッサ・ユニット)112は、電子機器全体を制御するものであり、LCDコントローラ113は、液晶表示装置115に必要なタイミング信号や表示データを送り出すものである。またメモリ(VRAM)114は、表示データを格納するものであり、電池116は、電子機器の電源である。DC/DCコンバータ117は、電池116の電圧から液晶表示装置115に必要な高電圧を発生するものである。DC/DCコンバータ117は液晶表示装置に内蔵させてもよく、内蔵させる場合は本発明のようにチャージ・ポンプ方式のDC-DCコンバータを用いることが望ましい。このような電子機器に、本発明の液晶表示装置を用いることによって、電子機器の消費電力を大幅に低減できる。

なお、本発明は上記実施例1~実施例17に限定されるものではなく、本発明 の要旨の範囲内で種々の変形実施が可能である。

例えばパルス状クロックを使用する手法、昇圧倍率を変更する手法、チャージ・ポンプを1水平期間毎に行う手法等は、図1、図34等に示す構成の電源回路に限らず、少なくとも第1~第N電位を供給するチャージ・ポンプ回路を含む電源回路であれば、種々ものに適用できる。

またチャージ・ポンプ回路の構成も図6~図24に示したものに限られるものではない。

また上記実施例では、ラッチバルスLPを使用したチャージ・ポンプ回路を例にとり説明したが、LPを用いない場合にはディレイ回路等を用いてノンオーバラップのクロックを生成すればよい。

請求の範囲

(1)入力電源電圧が与えられ、表示素子を駆動するための第 $1\sim$ 第N($N \ge 4$)電位を供給する電源回路であって、

前記入力電源電圧に含まれる高電位側の第1入力電位を、前記第1~第N電位の中の第G(1<G<N)電位として供給する手段と、

前記入力電源電位に含まれる低電位側の第2入力電位を、前記第1~第N電位の中の第J(1<J<N)電位として供給する手段と、

所与のクロックに基づきチャージ・ポンプ動作を行い、高電位側の前記第1電 位を直接に又は調整手段を介して供給するチャージ・ポンプ回路と、

所与のクロックに基づきチャージ・ポンプ動作を行い、低電位側の前記第N電位を直接に又は調整手段を介して供給するチャージ・ポンプ回路とを含むことを特徴とする電源回路。

(2) クレーム1において、

前記第1~第N電位の中の前記第1、第G、第J、第N電位以外の電位を、所 与のクロックに基づきチャージ・ポンプ動作するチャージ・ポンプ回路あるいは 所与のオペアンプにより供給することを特徴とする電源回路。

(3) クレーム1において、

前記第1~第N電位を、

前記第1入力電位、前記第2入力電位、該第1、第2入力電位の中点電位、並びに該第1、第2入力電位と異なる電位を発生した場合の該発生電位と該第1又は第2入力電位との中点電位のいずれかに対して対称に形成することを特徴とする電源回路。

(4) クレーム1において、

前記第1、第2入力電位のいずれかに基づき該第1、第2入力電位と異なる電位を発生し、該発生電位を前記第G、第J電位のいずれかとすることを特徴とする電源回路。

(5)入力電源電圧が与えられ、表示素子を駆動するための第1~第N(N≥4) 電位を供給する電源回路であって、 所与のクロックに基づき K倍 (K≥2) 昇圧のチャージ・ポンプ動作を行い、 前記第1~第N電位のいずれかを直接に又は調整手段を介して供給するチャージ ・ポンプ回路と、

所与のクロックに基づきL/M倍(但しL/Mは整数でない)降圧又はM/L 倍昇圧のチャージ・ポンプ動作を行い、前記第1~第N電位のいずれかを直接に 又は調整手段を介して供給するチャージ・ポンプ回路とを含むことを特徴とする 電源回路。

(6)入力電源電圧が与えられ、表示素子を駆動するための第1~第N(N≥4) 電位を供給する電源回路であって、

周期的に発生するパルスを含むパルス状クロックにより生成されたクロックに基づきチャージ・ポンプ動作を行い、前記第1~第N電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路と、

前記チャージ・ポンプ回路が含むポンピング・コンデンサの充電及びポンピングコンデンサによるバックアップ・コンデンサの充電を、前記パルス状クロックの前記パルスの発生期間において停止させる手段とを含むことを特徴とする電源回路。

(7)入力電源電圧が与えられ、表示素子を駆動するための第1~第N(N≥4) 電位を供給する電源回路であって、

所与のクロックに基づきチャージ・ポンプ動作を行い、高電位側の前記第1電位と低電位側の前記第N電位のいずれかを、直接に又は調整手段を介して供給するチャージ・ポンプ回路と、

複数のポンピング・コンデンサによりバックアップ・コンデンサを交互に充電するチャージ・ポンプ動作を所与のクロックに基づき行い、前記第1~第N電位の中の第I電位(1<I<N)を直接に又は調整手段を介して供給するチャージ・ポンプ回路とを含むことを特徴とする電源回路。

(8)入力電源電圧が与えられ、表示素子を駆動するための第1~第N(N≥4) 電位を供給する電源回路であって、

所与のクロックに基づきチャージ・ポンプ動作を行い、前記第1~第N電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路と、

前記チャージ・ポンプ回路が含むポンピング・コンデンサの充電及びポンピン グコンデンサによるバックアップ・コンデンサの充電を、前記表示素子の駆動に おける1水平走査期間毎に行わせる手段とを含むことを特徴とする電源回路。

(9) クレーム8において、

前記チャージ・ポンプ回路が、

複数のポンピング・コンデンサによりバックアップ・コンデンサを1水平期間 毎に交互に充電するチャージ・ポンプ動作を行うことを特徴とする電源回路。

- (10) 入力電源電圧が与えられ、表示素子を駆動するための第1~第N(N≥
- 4) 電位を供給する電源回路であって、

所与のクロックに基づき K倍 (K≥2) 昇圧又は L/M倍 (但しL/Mは整数でない) 降圧又はM/L倍昇圧のチャージ・ポンプ動作を行い、前記第1~第N電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路と、

前記チャージ・ポンプ回路の昇圧倍率又は降圧倍率を変更する手段とを含むことを特徴とする電源回路。

- (11)入力電源電圧が与えられ、表示素子を駆動するための第1~第N(N≧
- 4) 電位を供給する電源回路であって、

所与のクロックに基づきチャージ・ポンプ動作を行い、高電位側の前記第1電位又は低電位側の前記第N電位を直接に又は調整手段を介して供給するチャージ・ポンプ回路と、

前記入力電源電圧の投入後の所与の期間、前記チャージ・ポンプ回路による前記第1電位又は前記第N電位の供給を停止する手段とを含むことを特徴とする電源回路。

- (12)入力電源電圧が与えられ、表示素子を駆動するための第1~第N(N≥
- 4) 電位を供給する電源回路であって、

前記入力電源電圧に含まれる高電位側の第1入力電位を、前記第1~第N電位の中の第G(1<G<N)電位として供給する手段と、

前記入力電源電圧に含まれる低電位側の第2入力電位を、前記第1~第N電位の中の第J(1<J<N)電位として供給する手段と、

前記入力電源電圧に含まれ前記第1、第2入力電位よりも高電位側又は低電位

側の第3入力電位を、高電位側の前記第1電位と低電位側の前記第N電位のいず れかとして供給する手段と、

所与のクロックに基づきチャージ・ポンプ動作を行い、前記第1、第N電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路と、

所与のクロックに基づきチャージ・ポンプ動作を行い、前記第G、第J電位よりも高電位側又は低電位側の第F電位(1<F<N)を、直接に又は調整手段を介して供給するチャージ・ポンプ回路とを含み、

前記第1~第N電位の中の前記第1、第F、第G、第J、第N電位以外の電位を、所与のクロックに基づきチャージ・ポンプ動作するチャージ・ポンプ回路により供給することを特徴とする電源回路。

(13)入力電源電圧が与えられ、表示素子を駆動するための第1~第N(N≥4)電位を供給する電源回路であって、

所与のクロックに基づきチャージ・ポンプ動作を行い、前記第1~第N電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路と、

前記入力電源電圧の供給停止、前記所与のクロックの供給停止あるいは表示オフ制御信号の入力の少なくとも1つがなされた場合に、前記第1、第N電位の少なくとも一方により電位が供給される回路部分の残留電荷を放電させる手段とを含むことを特徴とする電源供給回路。

(14) クレーム1乃至13のいずれかにおいて、

前記チャージ・ポンプ回路の所与のクロックを停止する手段を含むことを特徴とする電源回路。

- (15) クレーム1乃至13のいずれかの電源回路と、複数のデータ線電極と複数の走査線電極により駆動される液晶層を含む液晶パネルと、前記電源回路により供給される電位に基づいて前記データ線電極を駆動するデータ線ドライバと、前記電源回路により供給される電位に基づいて前記走査線電極を駆動する走査線ドライバとを含むことを特徴とする液晶表示装置。
- (16)入力電源電圧が与えられ第1~第N(N≥4)電位を供給する電源回路と、複数のデータ線電極と複数の走査線電極により駆動される液晶層を含む液晶パネルと、前記電源回路により供給される電位に基づいて前記データ線電極を駆

動するデータ線ドライバと、前記電源回路により供給される電位に基づいて前記 走査線電極を駆動する走査線ドライバとを含む液晶表示装置であって、

前記電源回路が、

前記入力電源電圧に含まれる高電位側の第1入力電位、低電位側の第2入力電位を、前記第1~第N電位のいずれかとして供給する手段と、

所与のクロックに基づきチャージ・ポンプ動作を行い、前記第1~第N電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路とを含み、前記第1、第2入力電位を、前記データ線ドライバ及び走査線ドライバの少なくとも一方のロジック部の電源電圧として使用することを特徴とする液晶表示装置。

(17) クレーム16において、

前記電源回路が、


所与のクロックに基づきチャージ・ポンプ動作により前記第1、第2入力電位 と異なる電位を発生し、該発生電位を前記第1~第N電位のいずれかとして供給 するチャージ・ポンプ回路を含むことを特徴とする液晶表示装置。

(18)入力電源電圧が与えられ第1~第N(N≥4)電位を供給する電源回路と、複数のデータ線電極と複数の走査線電極により駆動される液晶層を含む液晶パネルと、前記電源回路により供給される電位に基づいて前記データ線電極を駆動するデータ線ドライバと、前記電源回路により供給される電圧に基づいて前記走査線電極を駆動する走査線ドライバとを含む液晶表示装置であって、

前記電源回路が、

前記データ線ドライバ用のラッチパルス又は前記走査線ドライバ用のシフトクロックにより生成されたクロックに基づきチャージ・ポンプ動作を行い、前記第1~第N電位のいずれかを直接に又は調整手段を介して供給するチャージ・ポンプ回路を含むことを特徴とする液晶表示装置。

- (19) クレーム15の液晶表示装置を含むことを特徴とする電子機器。
- (20) クレーム16乃至18のいずれかの液晶表示装置を含むことを特徴とする電子機器。






FIG.3




FIG. 4





FIG.5



F1G. 6




FIG.7




FIG.8





FIG. 9



7/39

F1G.10





FIG. IIA

FIG. IIB



.8/39 *FIG.12*






FIG. 13A

FIG. 13B



F1G. 14A



F1G.14B

GND —

FIG. 15A




FIG. 15B

GND

FIG. 16A




FIG. 16B

GND ----

FIG. 17A




FIG.17B

GND----

FIG. 18




FIG. 19




FIG. 20A




FIG.20B




FIG. 21




FIG.22






FIG.23



17/39

12	-	H	OFF	3 3 0	NO	NO	NO	NO	OFF	OFF	Cp2充電	Cpl→Cb
11	I	Ĺ	NO	NO	OFF	OFF	OFF	OFF	ON	ON	Cpl 充虧	Cp2→Cb
	А	8	Trpl	Trp2	Trp3	Trp4	Trn I	Trn2	Trn3	Trn4	Cp1,Cp2	СР



				1		l			1			i			
	I	·	ポンプ。 CD — Cb)		H		3	Cp2 充電)	ナマンフ。	Cpl-Cb)		I		ポンプ	(cp-cb)
	_		₩ O				ゲーンゲ	Cp2	*	(Cpl		-		ゲーケナ	(Cp 池重)
	H		グラー		I		*	充電)	7.	→Cb)		+		10270	(Cp→Cb) (Cp汽奄)
254			チャ-ジ (Cp 充電	25B			ゲーゲ	(Cpl 充 框	ポンプ	(Cp2-Cb)	.2C	H		チャージ	(Cp. 充 截)
F16.254	H		ポシフ。 Cp — Cb)	F16.25B	I		ジ	九虧)	7.	Cpl-Cb)	F16.25C			10270	(Cp+Cb) (Cp汽虧)
			ナット (Cb - C	·	=		ゲーナ	(Cp2	ナンプ	(Cpl-		I		ゲーンナ	(Cp
	H		グやの問う		I		<i>;</i> ,	充電)	7.	-Cb)		I	·	ナッンフ。	(Cp-Cb)
			ナャージ (Cp 先			,	ゲーナイ	(Cpl充	オペンプ	(Cp2-				ブーガー	(Cp 禿奄)
	•				•		L	1				•			

FIG. 26




FIG. 27




FIG.28A







FIG. 28B













FIG.32






F16.34




27/39



F16.35

FIG. 36



29/39

FIG. 37




FIG.38




FIG.39A




FIG. 39B




FIG.40A




FIG. 40B





FIG. 41



32/39

FIG. 42





FIG. 43



33/39

FIG. 44A




FIG. 44B




FIG. 45A





FIG. 45B



35/39 FIG.46A




FIG. 46B

Y电控即朝電压 X电径即朝電压




FIG. 47




FIG. 48





FIG. 49



39/39

FIG.50





FIG. 51



INTERNATIONAL SEARCH REPORT

International application No.

		. : ' .	PCT/S	JP96/00025		
	ASSIFICATION OF SUBJECT MATTER					
Int	. C16 G02F1/133		1 .			
According	to International Patent Classification (IPC) or to both	national classification	and IPC			
	LDS SEARCHED					
	ocumentation searched (classification system followed b . C16 G02F1/13	y classification symbols)	,			
Inc	. Clo GUZF1/13					
Jit	tion searched other than minimum documentation to the suyo Shinan Koho ai Jitsuyo Shinan Koho	1926 - 1 1971 - 1	996	e fields searched		
Electronic d	ata base consulted during the international search (name	of data base and, where	practicable, search t	erms used)		
			·	•		
		•.				
C. DOCU	MENTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where a	ppropriate, of the relev	ant passages	Relevant to claim No.		
X	JP, 59-18992, A (Hitachi,	Ltd.),		18 - 20		
Y	January 31, 1984 (31. 01. Line 10, lower left column	84),	line 16	6 - 8, 16 - 17		
A	lower left column, page 5	(Family: non	e)	1-5, 9-15		
A	JP, 57-78092, A (Toshiba C May 15, 1982 (15. 05. 82)(orp.), Family: none)	1 - 18		
A	JP, 7-160215, A (Toshiba Co June 23, 1995 (23. 06. 95)	orp.), (Family: none	e)	1 - 18		
A	JP, 7-159754, A (Toshiba Co June 23, 1995 (23. 06. 95)	orp.), (Family: none	e)	1 - 18		
*			·			
	•					
Furthe	er documents are listed in the continuation of Box C.	See patent (family annex.			
•	categories of cited documeats: at defining the general state of the art which is not considered	daa. a.d	ablished after the inter-	national filing date or priority ation but cited to understand		
to be of	particular relevance	the principle or t	boory underlying the	investion		
"L" docume	E" earlier document but published on or after the international filing date "A" document of particular relevance; the claimed inventor cannot be considered novel or cannot be considered to involve an inventor step when the document is taken alone					
	reason (as specified) at referring to an oral disclosure, use, exhibition or other	, considered to in	volve an inventive i	claimed invention cannot be step when the document is ocuments, such combination		
	heing obsident to a manner oblited to the own					
Date of the a	ctual completion of the international search	Date of mailing of the	international sear	ch report		
Febr	February 14, 1996 (14. 02. 96) March 5, 1996 (05. 03. 96)					
Name and m	sailing address of the ISA/	Authorized officer				
Japa	nese Patent Office					
Facsimile No	D	Telephone No.				

Telephone No.

	国際調査報告	国際出職番号 PCT/JP	96/00025
A. 発明の調	属する分野の分類(国際特許分類(IPC))		
·	Int. CL. G02F1/133		
B. 調査を行	テった分野		
調査を行った最	B.小限資料(国際特許分類(IPC))		
ì	Int. Ol. G02F1/13		
最小限資料以外	トの資料で調査を行った分野に含まれるもの ロ 大田 第 田 新 安 八 報 1 9	9 2 6 一 1 9 9 6 年	
	THE PERSON NAMED IN	971-1996年	
国際調査で使用	用した電子データベース(データベースの名称、調査に	に使用した用語)	
C. 関連する	ると認められる文献		
引用文献の カテゴリーキ	: 引用文献名 及び一部の箇所が関連する	ちときは、その関連する箇所の表示	関連する 請求の範囲の番号
	JP, 59-18992, A (株式:		18-20
Y	31. 1月. 1984(31. 01.	·	6-8,
A	第3頁左下欄第10行一第5頁 (ファミリーなし)	左下翻第 1 6 行	16-17 $1-5$
.	() , < 9 - 4 0)		9-15
A	JP. 57-78092. A(東京	学油僧领接录合址)	1-18
А	15.5月.1982(15.05.		
☑ C蜀の統i	! きにも文献が列挙されている。	【】 パテントファミリーに関する	別紙を参照。
* 引用文献の		「T」国際出願日又は優先日後に公表 矛盾するものではなく、発明の	
「E」先行文的	連のある文献ではなく、一般的技術水準を示すもの 軟ではあるが、国際出願日以後に公表されたもの	に引用するもの	
	主張に疑義を提起する文献又は他の文献の発行日 は他の特別な理由を確立するために引用する文献	「X」特に関連のある文献であって、 性又は進歩性がないと考えられ	るもの
(理由	を付す) よる開示、使用、展示等に含及する文献	「Y」特に関連のある文献であって、 献との、当集者にとって自明で	
「P」国際出	瞬日前で、かつ優先権の主張の基礎となる出願の日	がないと考えられるもの	
	公 <mark>表された文献</mark> 	「&」同一パテントファミリー文献	
国際調査を完	7した日 14.02.96	国際調査報告の発送日	0.00
		05.0	<u> </u>
名称及びあて	先 本国特許庁(ISA∕JP)	特許庁客査官(権限のある職員)	2 K 9 2 0 7
į	郵便香号100	田部元史	1 1
東京	京都千代田区霞が関三丁目4番3号	電話番号 03-3581-1101 内	m 3255

C (統書).	間連すると認められる文献	
引用文献の カテゴリー*	引用文献名(及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	JP, 7-160215, A(株式会社 東 芝), 23.6月、1995(23.06.95)(ファミリーなし)	1-18
A	JP, 7-159754, A (株式会社 東 芝), 23. 6月. 1995(23. 06. 95)(ファミリーなし)	1-18
·		
		,